KR930000483Y1 - 그래픽 보드의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로 - Google Patents

그래픽 보드의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로 Download PDF

Info

Publication number
KR930000483Y1
KR930000483Y1 KR2019900009983U KR900009983U KR930000483Y1 KR 930000483 Y1 KR930000483 Y1 KR 930000483Y1 KR 2019900009983 U KR2019900009983 U KR 2019900009983U KR 900009983 U KR900009983 U KR 900009983U KR 930000483 Y1 KR930000483 Y1 KR 930000483Y1
Authority
KR
South Korea
Prior art keywords
signal
output
video
computer
input
Prior art date
Application number
KR2019900009983U
Other languages
English (en)
Inventor
배시규
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019900009983U priority Critical patent/KR930000483Y1/ko
Application granted granted Critical
Publication of KR930000483Y1 publication Critical patent/KR930000483Y1/ko

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

그래픽 보드의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로
제1도는 이 고안에 따른 그래픽 보드의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로의 비데오 신호 출력을 나타내는 회로도.
제2도는 제1도의 단안정 회로부에 대한 상세회로도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 컴퓨터 입.출력 슬롯부 20 : 디코더
30 : 그래픽 프로세서 40 : 단안정 회로부
50 : 팔렛트 (Palette) 60 : VGA신호 콘넥터부
7O, 80 : 아날로그 스위치 90 : 비데오 신호 출력 콘넥터부
이 고안은 컴퓨터의 각종 카드의 컨피규레이션(Configuration)에 관한 것으로서, 더욱 상세하게는 다중-스캔(multi-scan)모니터를 사용하여 고해상도 비데오 카드와 비데오 그래픽 어레이(VGA)카드를 동시에 사용하능하게 한 컴퓨터의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로에 관한 것이다.
일반적으로 하나의 모니터(One Monitor) 컨피규레이션에서는 고해상도(High Resolution)용 비데오 카드에 추가로 EPROM(Electrical Programmable Read Only Memory)을 공급하여 컴퓨터의 비데오 서비스 루틴(인터럽트 10H)를 대신하여 고해상도 화면에서 컬러 그래픽 어댑터(Color Graphic Adaptor : 이하 "CGA"라 한다)의 문자 및 그래픽 모드를 나타내거나, CGA 또는 인헨스먼트 그래픽 어댑터(Enhancement Graphic Adaptor : 이하 "EGA"라 한다) 또는 비데오 그래픽 어레이(Video Graphic Array : 이하 "VGA"라 한다.)를 내장하여 각 스탠다드 보드(Standard Board)의 동작을 구현해왔다. 2개의 모니터(Tow Monitor) 컨피규레이션에서는 고해상도 보드의 모니터와, VGA(또는 EGA, CGA)의 모니터를 동시에 사용하여 기존의 스탠다드를 채택한 프로그램은 프라이머리 모니터(Primary Monitor)를 사용하여 고해상도 프로그램을 쓸때만 고해상도에서 나타나고 종료되면 프라이머리로 귀환되는 것으로, 고해상도 보드의 모니터는 세컨더리(Secondary)로 동작한다.
상기와 같은 하나의 모니터 컨피규레이션에서 롬 바이어스 에뮬레이션(Rom Rios Emulation)의 경우 기존 프그램과의 호환성이 낮거나, 추가로 칩을 내장함으로서 가격이 비싸지고 하드웨어가 복잡하다는 문제점이 있었다.
또한, 2개의 모니터 컨피규레이션에서 반드시 VGA 또는 EGA 또는 CGA 모니터를 사용해야 하므로 가격 부담이 가중되고, 작업영역이 많이 필요하다는 문제점이 있었다.
상술한 문제점을 해결하기 위한 이 고안의 목적은 다중-스캔 모니터를 사용하여 고해상도 비데오 카드와 VGA를 동시에 사용가능하게한 그래픽 보드의 아날로그 고해상도 비데오 신호 및 VGA신호 출력회로를 제공하는데 있다.
이러한 목적을 달성하기 위한 이 고안은 특징은 컴퓨터와 각종 카드를 접속하기 위한 컴퓨터 입.출력 슬롯부와, 상기 컴퓨터 입.출력 슬롯부에 연결되어 상기 슬룻부의 출력값을 디코딩하는 디코더와, 상기 디코더의 출력값에 따라 PC와 데이타를 리드/라이트하고 메모리와의 데이타 액세스(access)를 제어하는 그래픽 프로세서와, 디램(DRAM)의 프레임 버퍼(frame buffer)에 연결되어 프레임 버퍼로부터 데이타를 아날로그 형태로 변환하는 팔레트(Palette)와, 동기신호 및 R.G.B 신호를 후단으로 송신하는 비데오 신호 입력 컨넥터부와, 수신한 데이타 값을 모니터로 출력하는 비데오 신호 출력 컨넥터부와,를 포함하여 구성하는 컴퓨터의 비데오 신호 출력회로에 있어서, 그래픽 프로세서의 반전된 칩 선택 신호()단자의 출력값을 입력으로 받아들여 반전된 칩선택 신호값의 변화에 따라 고해상도 선택신호/반전된 VGA선택신호()의 값이 계속 변화하는 것을 방지하는 단안정 회로부와, 상기 단안정 회로부로부터 고해상도 선택신호/반전된 VGA선택신호()를 수신하고 VGA입력신호 콘넥터부로부터 R,G,B 신호 및 동기신호를 수신하며 상기 팔레트로부터 데이타를 수신하여 출력 콘넥터부를 통해 고해상도 비데오 신호 출력과 VGA 신호출력을 스위칭하는 아날로그 스위치와, 를 더 포함하여 구성하는 그래픽 보드의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로에 있다.
이하, 이 고안의 일실시예를 첨부도면에 따라 상세히 설명한다.
제1도는 이 고안에 따른 그래픽 보드의 아날로그 고해상도 비데오 신호 및 VGA신호 출력회로의 비데오 신호 출력을 나타낸 회로도로서, 컴퓨터와 비데오 카드와의 인터페이스 역할을 하는 컴퓨터 슬롯부(10)는, 상기 컴퓨터 슬롯부(10)의 출력값을 디코딩하는 디코더(20)에 연결된다.
그리고 상기 디코더(20)에 그래픽 프로세서(30)를 연결하여 상기 그래픽 프로세서(30)가 상기 디코더(20)의 출력값에 따라 상기 컴퓨터와 데이타를 리드/라이트 할 수 있으며, 메모리와 억세스가 가능하도록 한다.
그리고 상기 그래픽 프로세서(30)의 반전된 칩 선택신호(이하 ""라 한다)의 출력값에 따라 고해상도 신호/반전된 VGA신호(이하 ""라 한다)를 출력하게 한다.
그리고 디램(DRAM)의 프레임 버퍼에 팔레트(50)가 연결되어 데이타를 아날로그 형태로 변환하며, 상기 팔레트(50)에 아날로그 스위치부(70), (80)가 연결되어, 상기 단안정 회로부(40)로부터 신호를 수신하며 비데오 신호 입력 콘넥터부(60)로부터 동기신호와 R,G,B 신호를 수신하고 상기 팔레트(50)로부터 데이타 값을 수신한다.
그리고 상기 아날로그 스위치부(70), (80)에 비데오 신호 출력 콘넥터부(90)가 연결되어 상기 아날로그 스위치부로부터의 출력값에 따라 모니터로 비데오 신호를 출력한다.
이하, 이 고안의 작용에 대해서 구체적으로 설명하면, 제1도의 컴퓨터와 비데오 카드간의 인터페이스 역할을 하는 컴퓨터의 입.출력 슬룻부(10)에 연결된 디코더(20)는 설정된 메모리 영역상에서 그래픽 프로세서(30)가 지정지도록 구성되어 작동한다.
그리고 그래픽 프로세서(30)는 컴퓨터의 메모리영역상에 위치하도록 디코딩하여 컴퓨터와 데이타를 리드/라이트할 수 있으여 호스트 인터페이스(Host Interface) 레지스터론 통해 보드의 로컬(Local) 메모리와도 데이타 액세스(access)가 가능하다.
컴퓨터의 보드를 통해 그래픽 기능을 수행하려면 반드시 이 영역을 통해 일정한 명령을 보내거나 메모리를 액세스하게 되고 보드내의 프레임 버퍼의 내용이 모니터를 통해 나타나게 된다.
따라서, 컴퓨터 입.출력 슬롯부(10)의 HAø∼HA15를 통해 미리 정해진 메모리 영역상에서 그래픽 프로세서(30)가 지정되도록 디코더(20)를 구성하는 것이다.
그리고 비데오 출력신호 선택을 위한 ""신호를 결정하기 위해 단안정 회로부(40)를 사용한다.
즉, 그래픽 프로세서(30)가 선택되어질때 "" = "로우"는 고해상도 보드를 사용하고 "" = "하이"상태일 때 고해상도 보드의 출력신호대신 VGA출력신호를 선택하도록를 결정하여야 한다.
이때,는 연속적인 펄스로 구성되며 일단 액티브 "로우"상태가 시작되면 집중적으로 "하이"상태에서 "로우"상태로의 신호가 발생하고 고해상도 그래픽을 이용하지 않을 경우 인액티브 "하이" 상태를 계속적으로 유지하는 특성이 있다.
따라서, 신호를로 직접 연결한다면, 펄스의 변화에 따라가 변화하므로 비데오 신호 출력은 계속 스위칭하여 불안정한 문제가 발생할 것이다.
이 문제를 해결하기 위해 ""신호가 단안정 회로부(40)를 통해서로 공급되게 한다.
메모리에 저장된 비데오 신호 데이타를 아날로그 출력으로 변환시켜주는 대규모 집적회로(LSI)칩인 팔레트(50)는 비데오 카드의 비데오 신호 출력단으로서 그래픽 프로세서(30)의 제어하에 디램의 프레임 버퍼로부터 읽혀진 데이타를 아날로그 형태로 변환하여 후단의 아날로그 스위치부(70), (80)로 데이타를 공급한다.
아날로그 스위치부(70), (80)는 상기 단안정 회로부(40)로터신호를 수신하며 비데오 신호 입력 콘넥터로부터 동기신호 및 R, G, B신호를 수신하여 후단의 비데오 신호 출력 콘넥터를 통해 모니터로 출력한다.
제2도는 일반적으로 사용되는 단안정 회로도로서, 입력이 인택티브 상태일때는 출력도 일정한 안정상태를 유지한다. 그러나 펄스가 인가될때 출력은 안정상태에서 불안정 상태로 변화하고 추가로 입력 펄스가 인가되지 않으면 시정수(Time Constant)만큼의 시간 경과후 안정상태로 돌아간다.
이 단안정 회로의 출력 복구시간(비안정상태→안정상태)은 RC시정수에 의해 결정되므로 적절하게 선택되어야 한다. 즉, 입력 펄스에 비해 충분히 커야한다.
또한 입력펄스가 집중적으로 인가되면 단안정회로의 출력은 비안정상태에서 미쳐 안정상태로 복구하지 못하고 비안정상태를 유지할 것이다. 이 비안정상태를 반영하여 ""신호는 "하이"가 되어 비데오 출력에는 고해상도 신호가 연결된다.
한편, 입력 펄스가 인액티브 상태로 들어가면 일정한 복구시간이 지난후 출력도 안정상태로 복구하고은 "로우"가 되어 비데오 출력에서는 VGA신호가 연결되어 모니터로 VGA신호를 출력한다.
이상에서와 같이 이 고안은 단안정 회로로 고해상도 또는 VGA사용을 인식함으로써 고해상도 보드의 모니터 사용시 VGA보드와 동시에 사용이 가능하고 다중-스캔 고해상도 모니터를 통해서 각각의 비데오 신호 출력을 선택적으로 사용함으로써 추가로 모니터를 사용하거나 보드 교환없이 고해상도 및 VGA응용프로그램을 사용할 수 있는 효과가 있다.

Claims (1)

  1. 컴퓨터와 각종 카드를 접속하기 위한 컴퓨터의 입.출력 슬롯부(10)와, 상기 컴퓨터 입.출력 슬롯부(10)의 출력값을 디코딩하는 디코더(20)와, 상기 디코더의 출력간에 따라 컴퓨터와 데이타를 리드/라이트하고 메모리와의 데이타 액세스를 제어하는 그래픽 프로세서(30)와, 디램의 프레임 버퍼에 연결되어 프레임 버퍼로부터 데이타를 아날로그 형태로 변환하는 팔레트(50)와, 동기신호 및 R,G,B 신호를 후단으로 송신하는 비데오 신호입력 콘넥터부(60)와, 수신한 데이타값을 모니터로 출력하는 비데오 신호 출력 콘넥터부(90)와, 를 포함하여 구성하는 그래픽 보드의 비데오 신호 출력회로에 있어서, 그래픽 프로세서(30)의 반전된 칩 선터신호()단자의 출력값을 입력으로 받아들여 반전된 칩 선택신호 값의 변화에 따라 고해상도 선택신호/반전된 VGA선택신호()의 값이 계속 변하는 것을 방지하는 단안정 회로부(40)와, 상기 단안정 회로부(40)로부터 "" 신호를 수신하고 VGA입력신호 콘넥터부(60)로부터 R,G,B 신호 및 동기신호를 수신하며 상기 팔레트(50)로부터 데이타를 수신하여 출력 컨넥터부(90)를 통해 고해상도 신호 출력과 VGA신호 출력을 스위칭하는 아날로그 스위치부(70), (80)와, 를 더 포함하여 구성하는 것을 특징으로 하는 그래픽 보드의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로.
KR2019900009983U 1990-07-07 1990-07-07 그래픽 보드의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로 KR930000483Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900009983U KR930000483Y1 (ko) 1990-07-07 1990-07-07 그래픽 보드의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900009983U KR930000483Y1 (ko) 1990-07-07 1990-07-07 그래픽 보드의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로

Publications (1)

Publication Number Publication Date
KR930000483Y1 true KR930000483Y1 (ko) 1993-02-05

Family

ID=19300811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900009983U KR930000483Y1 (ko) 1990-07-07 1990-07-07 그래픽 보드의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로

Country Status (1)

Country Link
KR (1) KR930000483Y1 (ko)

Similar Documents

Publication Publication Date Title
US5508714A (en) Display control apparatus for converting CRT resolution into PDP resolution by hardware
KR100643235B1 (ko) 디스플레이장치 및 그 제어방법
EP0535622A2 (en) A flat panel display control system
US5248964A (en) Separate font and attribute display system
US20010043206A1 (en) Display control device
US5475808A (en) Display control apparatus
WO2001089193A2 (en) Video signal processing system for driving multiple monitors
EP0195163A2 (en) Video converter device
KR930000483Y1 (ko) 그래픽 보드의 아날로그 고해상도 비데오 신호 및 비데오 그래픽 어레이 신호 출력회로
US5124694A (en) Display system for Chinese characters
US6243780B1 (en) Interface of a monitor communicating with personal computer
US5376949A (en) Display system with graphics cursor
EP0363204B1 (en) Generation of raster scan video signals for an enhanced resolution monitor
EP0394163B1 (en) Enhanced data stream processing in a fixed function terminal
KR950007979Y1 (ko) 한글 처리 장치
EP0420291B1 (en) Display control device
CN220627041U (zh) 数据读取电路、电子白板及数据读取系统
KR890004221Y1 (ko) 2바이트의 비데오 데이터 출력회로
KR930011442B1 (ko) 데이타 처리 장치용 다기능 입출력 인터페이스 장치
KR890006574Y1 (ko) 멀티 비데오 절환회로
KR200212868Y1 (ko) 반도체장치
KR910006335Y1 (ko) 한글 및 도형 문자의 동시 화면 중첩회로
GB2250112A (en) Computer testing capture device
KR930004421B1 (ko) 단말기의 통신 데이타 모니터링 방법
KR0125149Y1 (ko) 전자교환기의 후크상태 탐지선 공유회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030129

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee