Claims (4)
PWM 모듈레이터에 있어서, 인버터의 반송주파수를 발생하기 위한 제1카운터 수단(100)과; 상기 제1카운터 수단으로 부터 발생된 상기 반송주파수 주기내의 모듈레이터 파형을 결정하기 위한 래치수단과; 상기 래치수단에 의해 결정된 모듈레이터 파형의 상승에지와 하강에지에서 카운트를 행하는 제2카운터 수단(110,210,310)과; 상기 제1카운터 수단에 접속되고 PWM 신호를 발생하기 위한 TOG1, 2 신호를 발생하는 수단과; 상기 제2카운터 수단에 접속되고 상기 TOG1, 2 신호를 입력하여 PWM 신호를 발생하는 수단과; 상기 PWM 신호를 발생하는 수단에 접속된 벡터 테이블(170)로 이루어진 것을 특징으로 하는 PWM 모듈레이터.A PWM modulator comprising: a first counter means (100) for generating a carrier frequency of an inverter; Latch means for determining a modulator waveform in the carrier frequency period generated from the first counter means; Second counter means (110,210,310) for counting the rising and falling edges of the modulator waveform determined by the latching means; Means for generating a TOG1, 2 signal connected to said first counter means for generating a PWM signal; Means connected to said second counter means for inputting said TOG1, 2 signals to generate a PWM signal; PWM modulator comprising a vector table (170) connected to the means for generating the PWM signal.
제1항에 있어서, 상기 래치수단이 상기 제1카운터 수단으로 부터의 반송주파수 주기내의 반주기 동안의 데이터를 적재하는 제1래치수단(120, 220, 320)과, 상기 반송주파수 주기내의 다음 반주기 동안의 데이터를 적재하는 제2래치수단(130, 23, 330)으로 구성된 것을 특징으로 하는 PWM 모듈레이터.2. The first latch means (120, 220, 320) of claim 1, wherein the latch means loads data for half a period within a carrier frequency period from the first counter means, and during the next half period within the carrier frequency period. PWM modulator comprising a second latch means (130, 23, 330) for loading the data of the.
제1항에 있어서, 상기 TOG1, 2신호를 발생하는 수단이 너트 게이트(NOT 11)를 통해 상기 제1카운터 수단에 직렬 접속된 두개의 플립플롭(140, 150)으로 구성된 것을 특징으로 하는 PWM 모듈레이터.The PWM modulator as claimed in claim 1, wherein the means for generating the TOG1, 2 signals comprises two flip-flops (140, 150) connected in series with the first counter means via a nut gate (NOT 11). .
제1항에 있어서, 상기 PWM 신호를 발생하는 수단이 상기 제2카운터수단(110,210,310)의 출력신호는 낸드게이트(NAND 12, 22, 32)의 일측에 입력됨과 동시에 너트게이트(NOT 13, 23, 33)를 통해 낸드게이트(NAND 11, 21, 31)의 일측에 입력되도록 접속하고, 상기 TOG1 신호는 상기 낸드게이트(NAND 12,22,32)의 타측에 입력되고 상기 TOG2 신호는 상기 낸드게이트(NAND 11, 21, 31)의 타측에 입력되도록 접속하며, 상기 낸드게이트(NAND 11, 12, 21, 22, 31, 32)의 출력은 앤드게이트(AND 11, 21, 31)에 입력되도록 접속하여 구성한 것을 특징으로 하는 PWM 모듈레이터.According to claim 1, wherein the means for generating the PWM signal output signal of the second counter means (110, 210, 310) is input to one side of the NAND gate (NAND 12, 22, 32) and at the same time nut gate (NOT 13, 23, 33 to be connected to one side of the NAND gates NAND 11, 21, and 31, and the TOG1 signal is input to the other side of the NAND gates NAND 12, 22, and 32, and the TOG2 signal is input to the NAND gate (NAND gate). The other side of the NAND 11, 21, and 31 to be connected to be input, and the outputs of the NAND gates NAND 11, 12, 21, 22, 31, and 32 are connected to be input to the AND gate (AND 11, 21, and 31). PWM modulator characterized in that the configuration.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.