Claims (8)
매크로 명령세트에 포함되는 소정 명령으로서의 에뮬레이션 대상명령을 다른 매크로명령으로서의 에뮬레이션 명령열로 에뮬레이션하는 마이크로 컴퓨터에 있어서, 상기 에뮬레이션 명령의 공간을 그밖의 매크로 명령과는 별도로 갖고, 페치한 명령이 에뮬레이션 대상명령인가 아닌가를 판정하여 에뮬레이션 대상명령을 검출했을때 명령공간을 에뮬레이션 명령공간으로 전환하기 위한 논리를 갖는 제어수단을 포함해서 이루어지는 마이크로 컴퓨터.A microcomputer that emulates an emulation target instruction as a predetermined instruction included in a macro instruction set into an emulation instruction sequence as another macro instruction, wherein the emulation instruction has a space separate from other macro instructions, and the fetched instruction is an emulation target instruction. And control means having a logic for converting the command space into the emulation command space when it is determined whether to approve or not and detects an emulation target command.
특허청구의 범위 제1항에 있어서, 상기 제어수단은 페치한 명령이 에뮬레이션 명령으로서의 리턴 명령인가 아닌가를 판정하여 리턴명령을 검출했을때 에뮬레이션 명령공간을 그 밖의 매크로명령공간으로 전환하기 위한 논리를 또 포함해서 이루어지는 마이크로 컴퓨터.The method according to claim 1, wherein the control means further determines logic for fetching the command as a return command as an emulation command and, when detecting the return command, converts the emulation command space into another macro command space. Micro computer made up including.
특허청구의 범위 제1항 또는 제2항에 있어서, 에뮬레이션 명령용과 그 밖의 매크로 명령용으로 각각 전용화된 프로그램 카운터 및 컨디션 코드 레지스터를 갖고, 상기 제어수단에는 명령공간의 전환에 따라서 상기 레지스터를 전환 선택하기위한 논리를 또 추가해서 이루어지는 마이크로 컴퓨터.The method according to claim 1 or 2, further comprising a program counter and a condition code register dedicated for emulation instructions and other macro instructions, wherein the control means switches the registers according to the change of the instruction space. A microcomputer made by adding logic for selection.
특허청구의 범위 제1항 내지 제3항중 어느한항에 있어서, 에뮬레이션 명령의 실행에만 이용가능한 템퍼러리 레지스터를 마련하고, 상기 제어수단에는 에뮬레이션 대상명령의 검출에 따라서 그들 템퍼러리 레지스터를 에뮬레이이션 명령실행용의 자원으로 추가 이용가능하게 하는 논리를 또 추가해서 이루어지는 마이크로 컴퓨터.The method according to any one of claims 1 to 3, wherein temporal registers available only for execution of emulation instructions are provided, and said control means emulates those temporal registers in accordance with the detection of an emulation target instruction. A microcomputer consisting of additional logic that makes additional resources available for instruction execution.
특허청구의 범위 제1항 내지 제4항중 어느 한항에 있어서, 명령레지스터에서 에뮬레이션 대상명령의 전송을 받아 이것을 유지함과 동시에 이것이 유지하는 에뮬레이션 대상명령의 전부 또는 일부를 연산부로 전송가능한 에뮬레이션 명령레지스터를 마련해서 이루어지는 마이크로 컴퓨터.The emulation instruction register according to any one of claims 1 to 4, wherein the instruction register receives an emulation target instruction and maintains it, and at the same time provides an emulation instruction register capable of transmitting all or part of the emulation target instruction held by the instruction register to the operation unit. Microcomputer made by doing.
특허청구의 범위 제1항 내지 제5항중 어느 한항에 있어서, 상기 제어수단에 에뮬레이션 대상명령에서의 연산코드의 전부 또는 일부를 사용해서 대응하는 에뮬레이션 명령의 번지를 연산 하기 위한 논리를 또 추가해서 이루어지는 마이크로 컴퓨터.The method according to any one of claims 1 to 5, wherein the control means further comprises logic for calculating the address of the corresponding emulation instruction using all or part of the operation code in the emulation target instruction. Microcomputer.
특허청구의 범위 제1항 내지 제6항중 어느한항에 있어서, 에뮬레이션 명령공간에서의 명령실행과 그 밖의 매크로 명령공간에서의 명령실행으로 각각 전용화된 데이타 메모리공간을 각각 갖고, 상기 제어수단에는 명령공간의 전환에 따라서 데이타 메모리 공간을 전환제어하기 위한 논리를 또 추가해서 이루어지는 마이크로 컴퓨터.The control means according to any one of claims 1 to 6, each having a data memory space dedicated for execution of instructions in an emulation instruction space and instructions for execution in other macro instruction spaces. A microcomputer comprising logic for switching and controlling the data memory space in accordance with the switching of the command space.
특허청구의 범위 제2항에 있어서, 명령 디코드사이클에서 상기 제어수단이 에뮬레이션 대가명령을 검출했을때 이것에 병행하는 명령사이클에서 페치된 다음 명령을 보존하기위한 명령세이브 레지스터를 마련하고, 상기제어수단에는 상기 리턴 명령을 검출했을때 명령 세이브 레지스터의 값을 명령레지스터로 되돌리기 위한 논리를 또 추가해서 이루어지는 마이크로 컴퓨터.The control means according to claim 2, wherein the control means provides an instruction save register for storing the next instruction fetched in an instruction cycle parallel thereto when the control means detects an emulation cost instruction in the instruction decode cycle. And a logic for returning the value of the instruction save register to the instruction register when the return instruction is detected.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.