KR920009891B1 - Driving circuit of a panel display element - Google Patents

Driving circuit of a panel display element Download PDF

Info

Publication number
KR920009891B1
KR920009891B1 KR1019890017575A KR890017575A KR920009891B1 KR 920009891 B1 KR920009891 B1 KR 920009891B1 KR 1019890017575 A KR1019890017575 A KR 1019890017575A KR 890017575 A KR890017575 A KR 890017575A KR 920009891 B1 KR920009891 B1 KR 920009891B1
Authority
KR
South Korea
Prior art keywords
line
panel display
flat panel
rgb
display device
Prior art date
Application number
KR1019890017575A
Other languages
Korean (ko)
Other versions
KR910010377A (en
Inventor
백동철
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019890017575A priority Critical patent/KR920009891B1/en
Publication of KR910010377A publication Critical patent/KR910010377A/en
Application granted granted Critical
Publication of KR920009891B1 publication Critical patent/KR920009891B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/08—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using incandescent filaments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

The driving circuit for displaying the colour picture comprises: a flat display device (4) having a large number of elements displaying the one pixel of the picture; a decoder (2) scanning the flat display device from the first line to the N-th line by obtaining the control signal of m-bite outputted from micom (1); a picture data processor (3) applying the R.G.B picture data to the element configuring each line of the flte display device by obtaining the address control signal of K-bite outputted from the micom. The element configuring each line of the flat display device is composed of the R.G.G reproducing device driven according to the R.G.B picture data input and the variable resistor.

Description

평면 디스플레이 소자의 구동회로Driving circuit of flat panel display device

제1도는 본 발명의 일실시 회로도.1 is a circuit diagram of one embodiment of the present invention.

제2도는 본 발명의 화상데이타 프로세서의 상세구성도.2 is a detailed configuration diagram of the image data processor of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1 : 마이콤 2 : 데코더1: Micom 2: Decoder

3 : 화상데이타 프로세서 4 : 평면 디스플레이 소자3: image data processor 4: flat display element

5 : 쉬프트레지스터 ①②③ : R.G.B 재생소자5: Shift register ①②③: R.G.B playback element

6,7,8 : 일시저장기 ④ : 가변저항 소자6,7,8: Temporary saver ④: Variable resistance element

9,10,11 : 디지탈 아날로그 변환기 12,13,14 : 버퍼9,10,11 Digital Analog Converter 12,13,14 Buffer

본 발명은 하나의 화소를 표현하는 엘리먼트(element)로 대형의 평면 디스플레이 소자를 구성함에 있어서, 상기 평면 디스플레이 소자를 드라이브시켜 칼라 화상을 디스플레이 시키기 위한 평면 디스플레이 소자의 구동회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit of a flat panel display device for displaying a color image by driving the flat panel display device in forming a large flat panel display device with elements representing one pixel.

일반적으로 영상 색신호를 디스플레이 시키는 비데오 영상기기는 음극선관을 이용하여 디스플레이 시키거나 액정 표시 소자를 이용하여 디스플레이 시켰다.In general, a video imaging device displaying an image color signal is displayed using a cathode ray tube or a liquid crystal display.

그러나 음극선관을 이용한 비데오 영상기기는 음극선관의 특성에 의하여 일정 크기 이상의 화면을 제공할 수 없으며 이를 해결하기 위하여 투사(Projection) 텔레비젼이 제안되어 있으나 이 또한 화면의 크기에는 제한을 받는 것이었다.However, video imaging equipment using cathode ray tubes cannot provide more than a certain size due to the characteristics of cathode ray tubes. To solve this problem, projection televisions have been proposed, but the size of screens is also limited.

또한 액정 표시 소자를 이용하여 화면을 디스플레이 시키는 비데오 영상기기에서도 액정 표시 소자의 특성상 14인치 이상의 화면 크기는 현재의 기술상 불가능한 것이었다.In addition, even in a video image display device that displays a screen using a liquid crystal display device, a screen size of 14 inches or more is impossible due to the characteristics of the liquid crystal display device.

따라서 점차 인간의 욕구가 대형 화면을 요구하는 또한 대형 화면에서도 상당히 높은 해상도를 갖출 수 있도록 요구하고 있으나 현재의 음극선관 사용 비데요 영상기기와 액정 표시 소자 사용 비데오 영상기기로서는 화면을 대형화 시키는데 그 크기의 제한이 있는 것이었다.As a result, human needs are demanding large screens, and they are required to have a significantly higher resolution even on large screens, but current cathode ray tube video equipment and liquid crystal display video video equipment are larger in size. There was a limit.

이와 같이 대형 화면을 구성시킴에 있어서 현재에는 문제점이 노출되므로 본 발명에서는 대형 평면 디스플레이 소자를 구성시킨 후 평면 디스플레이 소자를 구성하는 엘리먼트(element)를 각각 영상신호에 따라 칼라로 표시되게 하므로써 대형 평면 화면을 구성하는 평면 디스플레이 소자의 구동회로를 제공하는 것을 본 발명의 목적으로 한다.As a problem is presently present in constructing a large screen as described above, according to the present invention, after constructing a large flat display device, the elements constituting the flat display device are displayed in color according to image signals, respectively. It is an object of the present invention to provide a driving circuit of a flat panel display element constituting the present invention.

이와 같이 대형 평면 디스플레이 소자의 구동회로를 제공함을 목적으로 하는 본 발명을 첨부된 일실시예를 의거 상세히 설명하면 다음과 같다.As described above in detail with reference to an embodiment of the present invention for the purpose of providing a driving circuit for a large flat panel display device as follows.

본 발명은 화상의 한 화소를 표현하는 다수의 엘리먼트가 모여 한라인을 구성하고 상기된 라인을 N번째 까지 구성시켜 화상을 디스플레이 시키는 평면 디스플레이 소자(4)와, 마이콤(1)에서 출력된 m비트의 제어 신호를 받아 상기 평면 디스플레이 소자(4)의 첫번째 라인에서 부터 N번째 라인까지 라인 스캔시키는 데코더(2)와, 마이콤(1)에서 출력된 K비트의 어드레스 콘트롤신호를 받아 상기 평면 디스플레이 소자(4)의 각 라인을 구성하는 엘리먼트에 R.G.B 화상데이타를 인가시키는 화상데이타 프로세서(3)를 연결 구성시킨 것이다.According to the present invention, a plurality of elements representing a pixel of an image are gathered to form a line, and the above-described flat display element 4 is configured to display the image by forming the Nth line, and m bits output from the microcomputer 1. A decoder 2 which scans a line from the first line to the Nth line of the flat panel display device 4, and receives an address control signal of K bits output from the microcomputer 1 The image data processor 3 which applies RGB image data to the element which comprises each line of 4) is connected and comprised.

즉 본 발명은 마이콤(1)의 어드레스 콘트롤에 의하여 화상데이타 프로세서(3)에서 평면 디스플레이 소자(4)의 각 라인 별로 화상데이타를 출력시키게 되고 출력된 화상데이타는 마이콤(1)에서 출력된 m비트의 라인 제어신호에 의하여 데코더(2)에서 평면 디스플레이 소자(4)의 각 라인을 스캔함에 따라 디스플레이 되어지는 것이다.That is, the present invention outputs image data for each line of the flat panel display device 4 in the image data processor 3 by the address control of the microcomputer 1, and the output image data is m bits output from the microcomputer 1. Displayed by scanning each line of the flat panel display device 4 in the decoder 2 according to the line control signal of.

여기서 평면 디스플레이 소자(4)의 각 라인을 구성하는 하나의 엘리먼트는 R.G.B 화상데이타 입력에 따라 구동되는 R.G.B 재생소자(①)(②)(③)와, 상기 R.G.B 재생소자(①)(②)(③)의 전류 흐름을 화상의 휘도신호 변화에 따른 저항값의 변화로 제어하는 가변저항 소자(④)로 구성되어진다.Here, one element constituting each line of the flat panel display element 4 is an RGB reproduction element (1) (2) (3) driven in accordance with an RGB image data input, and the RGB reproduction element (1) (2) (2) ( And a variable resistance element (4) which controls the current flow of e) to change in the resistance value according to the change in the luminance signal of the image.

그리고 본 발명의 화상데이타 프로세서(3)는 색상신호인 R.G.B 데이타를 받아 각 라인을 구성하는 엘리먼트 숫자에 따라 쉬프트시키는 쉬프트레지스터(5)와, 상기 쉬프트레지스터(5)의 R.G.B 데이타를 일시 저장시키는 일시저장기(6)(7)(8)와, 상기 일시저장기(6)(7)(8)에 저장된 R.G.B 데이타를 아날로그 전압으로 변환시키는 디지탈 아날로그 변환기(9)(10)(11)와, 상기 디지탈 아날로그 변환기(9)(10)(11)의 아날로그 전압을 완충 증폭시켜 평면 디스플레이 소자(4)의 한 엘리먼트에 인가시키는 버퍼(12)(13)(14)로 구성되어진다.The image data processor 3 of the present invention receives the RGB data as the color signal and shifts the shift register 5 according to the number of elements constituting each line, and temporarily stores the RGB data of the shift register 5 temporarily. Storage (6) (7) (8), digital analog converter (9) (10) (11) for converting RGB data stored in the temporary storage (6) (7) (8) into an analog voltage; It consists of buffers 12, 13, 14 for buffering and amplifying the analog voltages of the digital analog converters 9, 10, 11 and applying them to one element of the flat panel display element 4.

이와 같이 본 발명은 마이콤(1)에서 데코더(2)를 제어하여 평면 디스플레이 소자(4)의 첫번째 1라인에서 부터 N번째 N라인까지 스캔을 하게 되고 이와 동시에 화상데이타 프로세서(3)를 구동시켜 각 라인을 구성하는 엘리먼트에 R.G.B 데이타를 보냄으로써 평면 디스플레이 소자(4)의 각 엘리먼트 마다 영상신호의 칼라가 디스플레이 되게 된다.As described above, the present invention controls the decoder 2 in the microcomputer 1 to scan from the first line 1 to the Nth line N of the flat panel display device 4, and simultaneously drives the image data processor 3 to drive the image data processor 3. By sending RGB data to the elements constituting the line, the color of the image signal is displayed for each element of the flat panel display element 4.

즉 본 발명은 라인 스캔 방식으로써 평면 디스플레이 소자(4)의 각 라인에 인가되는 화상데이타와 데코더(2)에서 평면 디스플레이 소자(4)의 각 라인을 스캔하는 시간적 매칭에 의하여 대형의 화면을 구동시킬 수 있는 것이다.That is, according to the present invention, a large screen is driven by image matching applied to each line of the flat panel display device 4 and temporal matching of scanning each line of the flat panel display device 4 from the decoder 2. It can be.

이를 위하여 마이콤(1)에서는 m비트의 라인 제어신호를 데코더(2)에 인가시켜 주어 데코더(2)에서 평면 디스플레이 소자(4)의 첫번째 1라인 부터 N번째 N라인까지 순차적으로 스캔하게 되며 이와 동시에 마이콤(1)에서 화상데이타 프로세서(3)에 K비트의 어드레스 콘트롤신호를 보내어 화상데이타 프로세서(3)에서 평면 디스플레이 소자(4)의 각 라인을 구성하는 엘리먼트 마다 화상의 R.G.B 데이타를 출력시킴으로써 데코더(2)의 라인 스캔과 화상데이타 프로세서(3)의 화상데이타와의 시간적 매칭에 의해 평면 화상을 이루게 되는 것이다.To this end, the microcomputer 1 applies an m-bit line control signal to the decoder 2 so that the decoder 2 sequentially scans the first 1 line to the Nth N lines of the flat panel display device 4 at the same time. The microcomputer 1 sends a K-bit address control signal to the image data processor 3, and the image data processor 3 outputs RGB data of an image for each element constituting each line of the flat panel display device 4, thereby causing a decoder ( The planar image is formed by temporal matching between the line scan of 2) and the image data of the image data processor 3.

이같이 평면 디스플레이 소자(4)에 R.G.B 데이타를 보내주는 화상데이타 프로세서(3)를 제2도에 의하여 살펴본다.The image data processor 3 which sends R.G.B data to the flat panel display device 4 is described with reference to FIG.

먼저 입력된 색상신호인 R.G.B 색상신호는 쉬프트레지스터(5)에 인가되어 평면 디스플레이 소자(4)의 각 라인을 구성하는 엘리먼트의 숫자에 따라 쉬프트되어지며 상기 쉬프트레지스터(5)에서 쉬프트된 R.G.B 데이타는 디지탈신호로 3비트씩 일시저장기(6-8)로 보내어져 일시저장되게 된다.The RGB color signal, which is a color signal input first, is applied to the shift register 5 and shifted according to the number of elements constituting each line of the flat panel display device 4, and the RGB data shifted by the shift register 5 The digital signal is sent to the temporary storage unit 6-8 in increments of 3 bits for temporary storage.

그리고 3비트의 디지탈 데이타로 일시저장기(6-8)에 저장된 R.G.B 데이타는 디지탈 아날로그 변환기(9-11)에 인가되어 0-7레벨의 8가지로(23=8) 세분되어 아날로그 전압으로 변하게 되고 디지탈 아날로그 변환기(9-11)에서 변환된 아날로그 전압은 버퍼(12-14)를 통하여 완충 증폭된 후 평면 디스플레이 소자(4)의 한 엘리먼트에 인가되게 된다.The RGB data stored in the temporary storage device 6-8 as 3 bits of digital data is applied to the digital analog converter 9-11 and subdivided into 8 types of 0-7 levels (2 3 = 8) to analog voltage. The analog voltage converted and converted in the digital analog converter 9-11 is buffered and amplified through the buffer 12-14 and then applied to one element of the flat display element 4.

따라서 평면 디스플레이 소자(4)의 각각의 엘리먼트 마다 상기된 바와 같이 R.G.B 데이타에 해당되는 아날로그 전압을 화상데이타 프로세서(3)에서 보내 주게 되는 것이다.Therefore, the image data processor 3 transmits the analog voltage corresponding to the R.G.B data for each element of the flat panel display device 4 as described above.

그리고 평면 디스플레이 소자(4)의 한 엘리먼트는 상기 화상데이타 프로세서(3)에서 인가되는 R.G.B 데이타에 해당된 아날로그 전압을 각각 R.G.B 재생소자(①②③)에 인가시킴으로써 R.G.B 재생소자(①②③) 가 아날로그 전압 레벨에 따라 빛나게 되어 화소를 표현하는 엘리먼트에 대한 칼라를 표시하게 된다.One element of the flat panel display element 4 applies an analog voltage corresponding to the RGB data applied by the image data processor 3 to the RGB reproduction element ①②③, so that the RGB reproduction element ①②③ is applied to the analog voltage level. As a result, the color of the element representing the pixel is displayed.

이때 화상데이타 프로세서(3)에서 인가되는 R.G.B 데이타에 해당된 아날로그 전압에 따라 R.G.B 재생 소자(①②③)의 재생 색신호가 결정되게 되므로 결국 하나의 화소를 표현하는 엘리먼트의 칼라신호는 R.G.B 재생소자(①②③)에 의한 빛의 합에 의한 칼라가 된다.At this time, the reproduction color signal of the RGB reproduction element (①②③) is determined according to the analog voltage corresponding to the RGB data applied from the image data processor 3, so that the color signal of the element representing one pixel is the RGB reproduction element (①②③). It becomes the color by the sum of the lights by.

이때 디지탈 아날로그 변환기(9)(10)(11)에서 R.G.B 데이타를 0-7레벨 즉 8가지 레벨의 아날로그 전압으로 변환시키게 되고 이러한 아날로그 전압에 따라 R.G.B 재생소자(①)(②)(③)의 재생 색신호가 변화되게 되고 상기 R.G.B 재생소자(①)(②)(③)로 구성되는 하나의 엘리먼트는 각각의 R.G.B 재생소자(①)(②)(③)가 표현할 수 있는 색의 곱인 8×8×8=512가지의 칼라로 디스플레이 되어 거의 모든 칼라를 표현할 수 있게 된다.In this case, the digital analog converters 9, 10 and 11 convert the RGB data into analog voltages of 0-7 levels, that is, 8 levels, and according to the analog voltages, The reproduction color signal is changed and one element constituted by the RGB reproduction elements ①, ②, and ③ is 8 × 8, which is a product of colors that can be expressed by each RGB reproduction element ①, ②, ③. Displayed in 8 = 512 colors, almost all colors can be represented.

그리고 R.G.B 재생소자(①②③)를 통하여 흐르는 전류는 화상의 휘도신호에 따라 저항값이 변하는 가변저항 소자(④)를 통하여 흐르게 되므로 R.G.B 재생소자(①②③)의 재생된 칼라신호의 밝기는 화상의 휘도 신호에 따라 변하게 된다.Since the current flowing through the RGB reproduction element ①②③ flows through the variable resistance element ④ whose resistance is changed according to the luminance signal of the image, the brightness of the reproduced color signal of the RGB reproduction element ①②③ is the luminance signal of the image. Will change accordingly.

즉 R.G.B 재생소자(①②③)의 디스플레이 되는 칼라신호의 밝기는 화상의 휘도신호에 따라 변하게 되어 보다 완벽한 형태의 칼라가 재생되는 것이다.That is, the brightness of the color signal displayed by the R.G.B reproduction element (1) ②③ changes according to the luminance signal of the image, so that a more perfect color can be reproduced.

이와 같이 본 발명은 R.G.B 재생소자로 구성되는 엘리먼트로 평면 디스플레이 소자를 구성함에 있어서, 마이콤에서 인가되는 m비트의 라인 제어신호에 의하여 데코더에서 평면 디스플레이 소자의 첫번째 라인부터 N번째 라인까지 순차적으로 스캔시키는 한편 화상데이타 프로세서의 어드레스 콘트롤을 행하여 평면 디스플레이 소자의 각 라인을 구성하는 엘리먼트 마다 R.G.B 데이타를 보내 주도록 한 것으로써 대형 화면을 구성시킬 수 있는 평면 디스플레이 소자를 구동시켜 칼라를 디스플레이 시킬 수 있어 보다 완벽한 형태의 대형 화면을 제공할 수 있는 것이다.As described above, the present invention configures a flat panel display device using elements composed of RGB reproduction devices, and sequentially scans from the first line to the Nth line of the flat panel display device in the decoder by an m-bit line control signal applied from a microcomputer. On the other hand, by performing the address control of the image data processor to send RGB data to each element constituting each line of the flat panel display device, a color display can be performed by driving a flat panel display device that can form a large screen. It can provide a large screen.

Claims (3)

화상의 한 화소를 표현하는 다수의 엘리먼트가 모여 한 라인을 구성하고 상기된 라인을 N번째까지 구성시켜 화상을 디스플레이 시키는 평면 디스플레이 소자(4)와, 마이콤(1)에서 출력된 m비트의 제어신호를 받아 상기 평면 디스플레이 소자(4)의 첫번째 라인에서 부터 N번째 라인까지 라인 스캔시키는 데코더(2)와, 마이콤(1)에서 출력된 K비트의 어드레스 콘트롤신호를 받아 상기 평면 디스플레이 소자(4)의 각 라인을 구성하는 엘리먼트에 R.G.B 화상데이타를 인가시키는 화상데이타 프로세서(3)를 연결 구성시킨 것을 특징으로 하는 평면 디스플레이 소자의 구동회로.A flat display element 4 for displaying an image by forming a line by forming a plurality of elements representing a pixel of an image and forming the above-described line up to the Nth, and a m-bit control signal output from the microcomputer 1 Receives a decoder 2 to scan a line from the first line to the Nth line of the flat panel display device 4, and receives an address control signal of K bits output from the microcomputer 1 of the flat panel display device 4; An image data processor (3) for applying RGB image data to elements constituting each line is connected and configured. 제1항에 있어서, 평면 디스플레이 소자(4)의 각 라인을 구성하는 하나의 엘리먼트는 R.G.B 화상데이타 입력에 따라 구동되는 R.G.B 재생소자(①)(②)(③)와, 상기 R.G.B 재생소자(①)(②)(③)의 전류 흐름을 화상의 휘도신호 변화에 따른 저항값의 변화로 제어하는 가변저항 소자(④)로 구성된 것을 특징으로 하는 평면 디스플레이 소자의 구동회로.2. An element according to claim 1, wherein one element constituting each line of the flat panel display element 4 is an RGB reproduction element (1) (2) (3) driven in accordance with an RGB image data input, and the RGB reproduction element (1). A drive circuit for a flat panel display element, comprising a variable resistance element (4) for controlling the current flow through (2) and (3) by a change in resistance value according to a change in luminance signal of the image. 제1항에 있어서, 화상데이타 프로세서(3)는 색상신호인 R.G.B 데이타를 받아 각 라인을 구성하는 엘리먼트 숫자에 따라 쉬프트시키는 쉬프트레지스터(5)와, 상기 쉬프트레지스터(5)의 R.G.B 데이타를 일시 저장시키는 일시저장기(6)(7)(8)와, 상기 일시저장기(6)(7)(8)에서 저장된 R.G.B 데이타를 아날로그 전압으로 변환시키는 디지탈 아날로그 변환기(9)(10)(11)와, 상기 디지탈 아날로그 변환기(9)(10)(11)의 아날로그 전압을 완충 증폭시켜 평면 디스플레이 소자(4)의 한 엘리먼트에 인가시키는 버퍼(12)(13)(14)로 구성된 것을 특징으로 하는 평면 디스플레이 소자의 구동회로.2. The image data processor (3) according to claim 1, wherein the image data processor (3) temporarily receives the RGB data, which is a color signal, and shifts the shift register (5) according to the number of elements constituting each line, and temporarily stores the RGB data of the shift register (5). And a digital analog converter (9) (10) (11) for converting RGB data stored in the temporary storage (6) (7) (8) to the analog voltage. And buffers 12, 13, 14 for buffering and amplifying the analog voltages of the digital analog converters 9, 10, 11 and applying them to one element of the flat panel display device 4. Driving circuit for flat panel display elements.
KR1019890017575A 1989-11-28 1989-11-28 Driving circuit of a panel display element KR920009891B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890017575A KR920009891B1 (en) 1989-11-28 1989-11-28 Driving circuit of a panel display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890017575A KR920009891B1 (en) 1989-11-28 1989-11-28 Driving circuit of a panel display element

Publications (2)

Publication Number Publication Date
KR910010377A KR910010377A (en) 1991-06-29
KR920009891B1 true KR920009891B1 (en) 1992-11-05

Family

ID=19292345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017575A KR920009891B1 (en) 1989-11-28 1989-11-28 Driving circuit of a panel display element

Country Status (1)

Country Link
KR (1) KR920009891B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675318B1 (en) * 2000-12-23 2007-01-26 엘지.필립스 엘시디 주식회사 Driving Circuit For Electro Luminescence Panel

Also Published As

Publication number Publication date
KR910010377A (en) 1991-06-29

Similar Documents

Publication Publication Date Title
JP3819113B2 (en) Liquid crystal display
US5196924A (en) Look-up table based gamma and inverse gamma correction for high-resolution frame buffers
US6384817B1 (en) Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
JP2913096B2 (en) Raster scanned video display
US6462728B1 (en) Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
KR950013228A (en) Liquid crystal display
JP3071590B2 (en) Liquid crystal display device
US5608421A (en) Drive circuit for a display apparatus
US7176862B2 (en) Gamma reference voltage generating circuit and a method of using the same in a liquid crystal display
JPH02271390A (en) Liquid crystal display device
JPH0736406A (en) Dot matrix display device and method for driving it
KR920009891B1 (en) Driving circuit of a panel display element
KR100672621B1 (en) Circuit for driving liquid crystal display device
JPH0216596A (en) Liquid crystal display device
KR910003195B1 (en) Digital display system
WO2000045364A1 (en) Liquid crystal driving method and liquid crystal driving circuit
JPH0460583A (en) Driving circuit of liquid crystal display device
US6020938A (en) Matrix-type display device
JP2004117598A (en) Method for driving liquid crystal panel, liquid crystal display device, and monitor
JP3500899B2 (en) Image display method and image display device
JPH06186925A (en) Driving circuit for display device
Dai et al. LCoS chip with integrated 8-bit gamma compensated digital data driver
JP2006337787A (en) Liquid crystal display device
JPH0725829Y2 (en) Liquid crystal drive
KR100413468B1 (en) Data Bit Separate Type Digital Drive Method of Projector System

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021031

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee