KR920008110Y1 - Video pre-amp circuit - Google Patents

Video pre-amp circuit Download PDF

Info

Publication number
KR920008110Y1
KR920008110Y1 KR2019900008313U KR900008313U KR920008110Y1 KR 920008110 Y1 KR920008110 Y1 KR 920008110Y1 KR 2019900008313 U KR2019900008313 U KR 2019900008313U KR 900008313 U KR900008313 U KR 900008313U KR 920008110 Y1 KR920008110 Y1 KR 920008110Y1
Authority
KR
South Korea
Prior art keywords
differential amplifier
video signal
transistor
contrast
potential
Prior art date
Application number
KR2019900008313U
Other languages
Korean (ko)
Other versions
KR920001631U (en
Inventor
김석기
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019900008313U priority Critical patent/KR920008110Y1/en
Publication of KR920001631U publication Critical patent/KR920001631U/en
Application granted granted Critical
Publication of KR920008110Y1 publication Critical patent/KR920008110Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/148Video amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57Control of contrast or brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Television Receiver Circuits (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.No content.

Description

비디오 프리앰프 회로Video preamplifier circuit

제1도는 종래의 비디오 프리앰프 회로도.1 is a conventional video preamplifier circuit diagram.

제2도는 종래의 비디오 프리앰프의 주요부분 파형도.2 is a waveform diagram of a main portion of a conventional video preamplifier.

제3도는 이 고안에 따른 비디오 프리앰프의 회로도.3 is a circuit diagram of a video preamplifier according to the present invention.

제4도는 이 고안에 따른 비디오 프리앰프 회로의 주요부분 파형도이다.4 is a waveform diagram of the main part of the video preamplifier circuit according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 직류재생부 20 : 차동증폭부10: DC regeneration unit 20: differential amplifier

30 : 콘트라스트 제어부 40 : 직류클램핑부30: contrast control part 40: DC clamping part

50 : 음극선관 드라이브부 60 : 차동증폭제어부50: cathode ray tube drive unit 60: differential amplification control unit

Q1∼Ql0 : 트랜지스터 R1~R23 : 저항Q1 to Ql0: Transistors R1 to R23: Resistance

VR1 : 가변저항 ZD1~ZD3 : 제너다이오드VR1: Variable resistor ZD1 ~ ZD3: Zener diode

C1 : 콘덴서 D1 : 다이오드C1: Capacitor D1: Diode

이 고안은 모니터에 관한 것으로서, 더욱 상세하게는 입력되는 비디오신호중 블랭킹 타임동안 모니터의 백라스터가 변화되지않도록 제어하는 클램핑 회로를 간단하게 구성하는 비디오 프리앰프회로에 관한 것이다.The present invention relates to a monitor, and more particularly, to a video preamplifier circuit that simply constitutes a clamping circuit for controlling the back raster of a monitor not to be changed during a blanking time of an input video signal.

종래의 비디오 프리앰프 회로는 제1도와 같이 구성되고, 주요부분의 파형도는 제2도와 같다.The conventional video preamplifier circuit is configured as shown in FIG. 1, and the waveform diagram of the main part is shown in FIG.

이때, 제2도와 같이 입력되는 비디오신호(VS)는 콘덴서(C1)에 의하여 직류성분이 차단된 후 접점(a)에 인가된다.At this time, the video signal VS input as shown in FIG. 2 is applied to the contact point a after the direct current component is blocked by the capacitor C1.

이때 상기 접점(a)의 전압은 비디오 신호가 인가되지 않을때이므로, 약 0.7V의 비디오신호(VS)가 인가되면, 상기 접점(a)에는 항상 일정전압(V1) 이상을 유지하는 비디오신호(VA)가 제2도와 같이 형성된다.At this time, when the video signal is not applied to the voltage of the contact (a) Therefore, when the video signal VS of about 0.7V is applied, the video signal VA, which always maintains the constant voltage V1 or more, is formed at the contact point a as shown in FIG.

따라서 접점(a)의 비디오신호(VA)를 차동증폭하는 차동증폭부(20)는 상기 비디오신호(VA)의 영상신호 표시기능기간(T2) 및 블랭킹 타임(Tl) 전체를 증폭하여 후단 콘트라스트 제어부(30)에 인가한다.Therefore, the differential amplifier 20 which differentially amplifies the video signal VA of the contact point a amplifies the entire video signal display function period T2 and the blanking time Tl of the video signal VA, thereby controlling the rear contrast controller. Is applied to (30).

이때 상기 차동증폭부(20)의 트랜지스터(Q2)의 콜렉터전류(I3)는 일정하므로, 상기 콘트라스트 제어부(30)의 가변저항(VRl)을 조정하여 접점(b)의 전위를 조정하므로써 상기 트랜지스터(Q5)에 흐르는 전류(I1) 및 상기 트랜지스터(Q4)에 흐르는 전류(I2)는 증가하게 된다.At this time, since the collector current I3 of the transistor Q2 of the differential amplifier 20 is constant, the transistor (B) is adjusted by adjusting the variable resistor VRl of the contrast controller 30 to adjust the potential of the contact point b. The current I1 flowing in Q5 and the current I2 flowing in the transistor Q4 increase.

또한, 트랜지스터(Q5)에 흐르는 전류(I1)가 감소하면, 저항(R11)에 의한 전압강하 역시 감소하여 접점(c)에 형성되는 비디오신호(VB)의 블랭킹 타임(T1)의 전위는 제2도에서처럼 △V만큼 하강하게 된다.In addition, when the current I1 flowing in the transistor Q5 decreases, the voltage drop caused by the resistor R11 also decreases, so that the potential of the blanking time T1 of the video signal VB formed at the contact point c becomes second. As shown in the figure, it descends by ΔV.

상기와 반대로 가변저항(VR1)에 의하여 접점(C)의 전위가 상승되면 전류(I1)는 증가하여 저항(R11)에 의한 전압이 증가하여 블랭킹타임(T1)동안의 비디오신호(VB)에 의해 형성되는 접점(C)의 전위는 제2도에서처럼 △V만큼 증가하게 된다.Contrary to the above, when the potential of the contact C is increased by the variable resistor VR1, the current I1 increases and the voltage caused by the resistor R11 increases, thereby causing the video signal VB during the blanking time T1. The potential of the formed contact C is increased by ΔV as shown in FIG.

이때, 상기 콘트라스트 제어부(30)의 가변저항(VR1)에 의하여 상기 접점(C)에 형성되는 전위가 가변되어 제2도 VB와 같은 비디오 신호(VB)가 상기 콘트라스트 제어부(30)의 트랜지스터(Q6)의 에미터측을 통해 음극선관 드라이브부(50)에 인가될때, 상기 비디오신호(VB)중 영상신호 표시기능기간(T2)동안에는 정상적으로 상기 음극선관 드라이브부(50)를 구동시켜 음극선관상의 콘트라스트를 제어할 수 있으나, 블랭킹 타임(T1)동안에는 차동증폭부(20)에서 블랭킹타임(T1)의 전위가 가변저항(VR1)에 의하여 변화되므로 화면의 라스터(Raster)의 밝기가 바뀌는 문제가 생긴다.At this time, the potential formed at the contact point C is changed by the variable resistor VR1 of the contrast controller 30 so that the video signal VB as shown in FIG. 2 VB is the transistor Q6 of the contrast controller 30. When it is applied to the cathode ray tube drive unit 50 through the emitter side of), during the video signal display function period T2 of the video signal VB, the cathode ray tube drive unit 50 is normally driven to reduce contrast on the cathode ray tube. Although it can be controlled, the potential of the blanking time T1 is changed by the variable resistor VR1 in the differential amplifier 20 during the blanking time T1, so that the brightness of the raster of the screen is changed.

즉, 가변저항(VR1)의 조정에 의하여 상기 차동증폭부(20)의 출력전압(접점(c))을 조정하므로서 스크린에 표시되는 영상신호의 밝기만을 조절하는 콘트라스트를 제어할 수 있으나, 상기 블랭킹타임(T1)동안의 전위가 가변되어 화면의 라스터가 변화되는 문제점이 있게된다.That is, by adjusting the output voltage (contact point c) of the differential amplifier 20 by adjusting the variable resistor VR1, the contrast for controlling only the brightness of the image signal displayed on the screen can be controlled. The potential during the time T1 is variable, which causes a problem that the raster of the screen is changed.

이러한 문제점을 종래에는 상기 차동증폭부(20)와 음극선관드라이브부(50) 사이에 직류클램핑부(40)를 구성하여 해결하였다.This problem is conventionally solved by constructing a DC clamping part 40 between the differential amplifier 20 and the cathode ray tube drive part 50.

즉, 상기 직류재생부(10)에 인가되는 비디오신호(VS)의 블랭킹타임(T1)동안 상기 직류클램핑부(40)에 하이레벨의 블랭킹신호(VP) 또는 동기신호를 입력한다.That is, a high level blanking signal VP or a synchronization signal is input to the DC clamping unit 40 during the blanking time T1 of the video signal VS applied to the DC reproducing unit 10.

따라서, 트랜지스터(Q9)는 상기 비디오 신호(VS)의 블랭킹 타임(T1)동안 블랭킹 신호(VP)에 의하여 구동되며, 이에따라 트랜지스터(Q7)역시 턴온된다.Accordingly, the transistor Q9 is driven by the blanking signal VP during the blanking time T1 of the video signal VS, thereby turning on the transistor Q7.

이때, 상기 비디오신호(VS)의 역전된 비디오 신호(VB)는 상기 트랜지스터(Q6)를 통하여 접점(d)에 인가되나 블랭킹타임(T1)동안 상기 트랜지스터(Q7)는 온 상태가 되어 상기 접점(d)에는 상기 트랜지스티(Q7)의 포화상태의 전압(VCE) 및 다이오드(D1), 제어다이오드(ZD3)의 구동전압을 합한 전압(V3)이 제2도의 비디오신호(VC)에서와 같이 형성된다.At this time, the inverted video signal VB of the video signal VS is applied to the contact point d through the transistor Q6, but the transistor Q7 is turned on during the blanking time T1, and the contact point ( In d), the voltage V3 of the saturated voltage VCE of the transistor Q7 and the driving voltages of the diode D1 and the control diode ZD3 is equal to that of the video signal VC of FIG. Is formed.

따라서 상기 차동증폭부(20)에서 출력되는 비디오신호(VB)의 전위가 블랭킹 타임(T1)동안에 변화된다 하여도 상기 직류클램핑부(40)의 블랭킹신호(VP)에 의하여 상기 음극선관 드라이브부(50)에 인가되는 블랭킹타임(T1)동안의 전위는 일정하게 유지되므로 상기 가변저항(VR1)을 조정하여 콘트라스트를 제어할때에도 백라스터는 일정하게 유지된다.Therefore, even when the potential of the video signal VB output from the differential amplifier 20 is changed during the blanking time T1, the cathode ray tube drive unit may be driven by the blanking signal VP of the DC clamping unit 40. Since the potential during the blanking time T1 applied to 50) is kept constant, the back raster is kept constant even when the contrast is controlled by adjusting the variable resistor VR1.

그러나, 이러한 종래의 비디오 프리앰프 회로는 백라스터를 일정하게 유지하기 위하여, 별도의 블랭킹신호, 또는 동기신호가 필요 하며, 직류 클램핑 회로의 구성이 복잡하여 소형경량화할 수 없다는 문제점이 있었다.However, such a conventional video preamplifier circuit requires a separate blanking signal or a synchronization signal in order to keep the back raster constant, and there is a problem in that the DC clamping circuit is complicated in structure and cannot be miniaturized and lightweight.

이 고안은 이러한 문제점을 해결하기 위한 것으로서, 이 고안의 목적은 비디오 신호의 블랭킹 타임동안 차동증폭부의 구동을 정지시킴으로서 직류재생부, 및 직류클램핑부가 필요없어, 그 구성을 간단히 할 수 있는 비디오 프리앰프 회로를 제공하는데 있다.This invention solves this problem, and the object of this invention is to stop the driving of the differential amplifier during the blanking time of the video signal, so that the DC regeneration unit and the DC clamping unit are not necessary, so that the video preamp can be simplified. To provide a circuit.

이러한 목적을 달성하기 우이한 이 고안의 특징은, 입력되는 비디오신호를 증폭하는 차동증폭부와, 상기 차동증폭부에 연결되어 상기 차동증폭부의 증폭율을 제어하므로써 콘트라스트를 제어하는 콘트라스트 제어부와, 상기 콘트라스트 제어부에 연결되어 상기 콘트라스트 제어부에서 증폭된 비디오신호를 입력으로하여 음극선관을 구동시키는 음극선관 드라이브부로 이루어진 비디오 프리앰프 회로에 있어서, 베이스측은 접지되고 콜렉터측에는 정전압단이 연결되며 에미터측에는 상기 차동 증폭부와 부전압단이 병렬로 연결되어 항상 턴온되는 트랜지스터로 된 차동 증폭 제어부를 구비하여, 블랭킹 타임동안에는 상기 차동 증폭부의 출력전위를 일정전압으로 유지시켜 음극선관의 백라스터를 일정하게 유지시키는 것을 특징으로 하는 비디오 프리앰프 회로에 있다.The present invention is characterized by a differential amplifier for amplifying an input video signal, a contrast controller connected to the differential amplifier to control the contrast by controlling the amplification ratio of the differential amplifier, A video preamplifier circuit comprising a cathode ray tube drive unit connected to a contrast control unit for driving a cathode ray tube by inputting a video signal amplified by the contrast control unit, the base side of which is grounded, a constant voltage terminal connected to the collector side, and the differential on the emitter side And a differential amplifying control unit comprising a transistor which is connected to the amplifying unit and the negative voltage terminal in parallel and is always turned on. Featured video program It is in the reamplifier circuit.

이하, 이 고안의 실시예를 첨부된 도면에 따라 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제3도는 이 고안에 따른 비디오 프리앰프 회로도로서, 차동증폭부(20), 콘트라스트 제어부(30), 음극선관드라이브부(50), 차동증폭 제어부(60)로 이루어진다.3 is a video preamplifier circuit diagram according to the present invention, and includes a differential amplifier 20, a contrast controller 30, a cathode ray tube drive unit 50, and a differential amplifier 60.

이를 더욱 구체적으로 설명하면, 입력되는 비디오 신호(VS)를 증폭하는 차동증폭부(20)는, 상기 비디오 신호(VS)가 증폭용 트랜지스터(Q2)의 베이스측에 인가되도록하고, 상기 트랜지스터(Q2)의 콜렉터측에 증폭용 트랜지스터(Q4), (Q5)를 연결하여 구성되는 차동증폭기로서 이루어진다.More specifically, the differential amplifier 20 for amplifying the input video signal VS causes the video signal VS to be applied to the base side of the amplifying transistor Q2, and the transistor Q2. Is a differential amplifier formed by connecting the amplifying transistors Q4 and Q5 to the collector side.

그리고, 상기 비디오 신호(VS)의 블랭킹타임(T1)동안 상기 차동증폭부(20)의 구동을 정지시키는 차동증폭제어부(60)는, 상기 비디오 신호(VS)단이 저항(R1)을 통해 바이어스용 트랜지스터(Q10)의 베이스측에 연결되고 상기 트랜지스터(Q10)의 에미터측에는 상기 차동증폭부(20)에 구성되는 상기 트랜지스터(Q2)의 에미터측이 연결되어 이루어진다.The differential amplifier 60 stops driving of the differential amplifier 20 during the blanking time T1 of the video signal VS. The video signal VS is biased through the resistor R1. The emitter side of the transistor Q2 configured in the differential amplifier 20 is connected to the base side of the transistor Q10 and to the emitter side of the transistor Q10.

이때, 상기 트랜지스터(Q10)의 베이스측에 연결되는 저항(R1)의 타단이 접지되어 있으므로 상기 비디오 신호(VS)는 상기 트랜지스터(Q10)의 베이스측으로 인가되지 않고 그대로 접지단으로 흐르므로 상기 트랜지스터(Q10)의 베이스측은 접지된 상태이다.In this case, since the other end of the resistor R1 connected to the base side of the transistor Q10 is grounded, the video signal VS is not applied to the base side of the transistor Q10 and flows to the ground end as it is. The base side of Q10) is grounded.

그리고, 상기 트랜지스터(Q10), (Q2)의 에미터측에는 부전압(-VBB)이 인가되도록 구성되어 상기 트랜지스터(Q10)는 항상 턴온된다.In addition, the negative voltage (-VBB) is applied to the emitter side of the transistors Q10 and Q2 so that the transistor Q10 is always turned on.

그리고 상기 차동증폭부(20)에 연결되며, 상기 차동증폭부(20)의 증폭율을 제어하여 화면의 콘트라스트를 조정하는 콘트라스트 제어부(30)는, 상기 차동증폭부(20)의 트랜지스터(Q5)의 베이스측에 저항(R13)을 통해 콘트라스트 조정용 가변저항(VR1)을 연결하고, 상기 차동증폭부(20)의 트랜지스터(Q5)의 콜렉터측에 증폭용 트랜지스터(Q6)의 베이스측을 연결하여, 상기 가변저항(VR1)을 조정함에 따라 상기 트랜지스터(Q6)의 베이스측에 인가되는 전위가 상이하도록 이루어진다.The contrast controller 30, which is connected to the differential amplifier 20 and adjusts the contrast of the screen by controlling the amplification ratio of the differential amplifier 20, the transistor Q5 of the differential amplifier 20. Contrast adjustment variable resistor VR1 is connected to the base side of the resistor R13, and the base side of the amplifying transistor Q6 is connected to the collector side of the transistor Q5 of the differential amplifier 20, As the variable resistor VR1 is adjusted, the potential applied to the base side of the transistor Q6 is different.

그리고, 상기 콘트라스트 제어부(30)에서 증폭된 비디오 신호를 입력으로 하여 음극선관(CRT)을 구동시키는 음극선관 드라이브부(50)는 상기 콘트라스트 제어부(30)에 구성되는 트랜지스터(Q6)의 에미터측에 저항(R22)과 병렬로 연결된다.The cathode ray tube drive unit 50 for driving the cathode ray tube (CRT) by inputting the video signal amplified by the contrast control unit 30 is disposed on the emitter side of the transistor Q6 configured in the contrast control unit 30. It is connected in parallel with the resistor R22.

제4도는 이 고안에 따른 비디오 프리앰프 회로의 주요 부분의 파형도로서, (VS)도는 제3도의 차동 증폭부(20)와 차동 증폭 제어부(60)에 인가되는 비디오 신호(VS)의 파형도이고, (VD)도는 제3도에서 0.7V의 비디오 신호(VS)가 공급될때 접점(e)에 나타나는 비디오 신호의 파형도이고, (VB)도는 상기 비디오 신호(VS)의 블랭킹타임(T1)과 영상신호 표시 가능기간(T2)동안에 제3도의 접점(c)에 나타나는 비디오 신호의 파형도이다.4 is a waveform diagram of a main part of a video preamplifier circuit according to the present invention, and (VS) is a waveform diagram of a video signal VS applied to the differential amplifier 20 and the differential amplification controller 60 of FIG. (VD) is a waveform diagram of a video signal appearing at the contact point e when a video signal VS of 0.7V is supplied in FIG. 3, and (VB) is a blanking time T1 of the video signal VS. And waveforms of the video signal appearing at the contact point c in FIG. 3 during the video signal display possible period T2.

이와같이 구성된 이 고안은 상기 차동증폭 제어부(60)의 트랜지스터(Q10)의 베이스측은 접지되어 있고, 에미터측에는 부전압(-VBB)이 인가되므로 입력되는 비디오신호(VS)에 관계없이 항상 턴온되어, 접점(f)의 전위는 항상-0.7V상태로 유지된다.In this configuration, since the base side of the transistor Q10 of the differential amplification controller 60 is grounded and the negative voltage -VBB is applied to the emitter side, it is always turned on regardless of the input video signal VS. The potential of the contact f is always kept at -0.7V.

이때, 상기 차동증폭부(20)의 트랜지스터(Q2)의 베이스측에 제4도와 같이 0.7V의 비디오 신호(VS)가 인가되면, 영상신호 표시가능기간(T2)동안의 비디오 신호(VS)는 상기 차동증폭부(20)의 트랜지스터(Q2)에서 증폭되므로 트랜지스터(Q2)의 에미터측 즉, 접점(e)의 파형은 제4도 (VD)와 같이 된다. 그리고, 상기 트랜지스터(Q2)의 콜렉터측에 흐르는 전류(13)는 상기 트랜지스터(Q4), (Q5)의 베이스측 전위와 관계없이 접점(e), (f)의 전위차에 의하여 결정된다.At this time, when the 0.7 V video signal VS is applied to the base side of the transistor Q2 of the differential amplifier 20 as shown in FIG. 4, the video signal VS during the video signal displayable period T2 is Since the amplification is performed on the transistor Q2 of the differential amplifier 20, the waveform of the emitter side of the transistor Q2, that is, the contact point e is as shown in FIG. 4. The current 13 flowing to the collector side of the transistor Q2 is determined by the potential difference between the contacts e and f regardless of the base potentials of the transistors Q4 and Q5.

그리고, 상기 트랜지스터(Q2)의 에미터측에 흐르는 전류(I6)는 상기 트랜지스터(Q2)의 콜렉처측으로 흐르는 전류(I3)와 거의 동일하므르 이들 전류량은 상기 접점(e)의 전위 값에서 상기 접점(f)의 전위 값을 뺀값에 저항(R8)의 저항치로 나눈것과 거의 동일하다.The current I6 flowing to the emitter side of the transistor Q2 is almost the same as the current I3 flowing to the collection side of the transistor Q2, so the amount of current is the contact at the potential value of the contact e. It is almost the same as subtracting the potential value of (f) divided by the resistance value of the resistor (R8).

이를 수식으로 표현하면,If you express it as a formula,

이때, 상기 트랜지스터(Q2)의 콜렉터측에 흐르는 전류(I3)는 상기 트랜지스터(Q4), (Q5)의 에미터측에 흐르는 전류(I4), (I5)를 합한것과 동일하므로(I3=I4+I5), 상기 트랜지스터(Q4), (Q5)의 베이스측에 인가되는 전위를 콘트라스트 제어부(30)의 가변저항(VR1)으로 조정하여 상기 트랜지스터(Q4), (Q5)의 에미터측에 흐르는 전류(I4), (I5)를 가변시켜도 상기 트랜지스터(Q2)의 콜렉터측에는 항상 일정한 정전류(I3)가 흐르게 된다.At this time, the current I3 flowing to the collector side of the transistor Q2 is equal to the sum of the currents I4 and I5 flowing to the emitter side of the transistors Q4 and Q5 (I3 = I4 + I5). ) And the current I4 flowing to the emitter side of the transistors Q4 and Q5 by adjusting the potential applied to the base side of the transistors Q4 and Q5 with the variable resistor VR1 of the contrast control unit 30. ) And (I5) are varied so that a constant constant current I3 always flows to the collector side of the transistor Q2.

이때. 상기 콘트라스트 제어부(30)의 가변저항(VR1)을 제어하여, 상기 트랜지스터(Q5)의 베이스측 전위를 낮게하면, 상기 트랜지스터(Q5)에 인가되는 전류(I1)는 감소되어 영상신호 표시가능기간(T2)동안에 접점(c)에 형성되는 전위는 증가하며 상기 트랜지스터(Q5)의 베이스측 전위를 높게하면 영상신호 표시 가능기간(T2)동안에 상기 접점(c)에 형성되는 전위는 감소하게 된다.At this time. When the variable resistance VR1 of the contrast control unit 30 is controlled to lower the base-side potential of the transistor Q5, the current I1 applied to the transistor Q5 is reduced to display the image signal display period ( During T2, the potential formed at the contact c increases, and when the base side potential of the transistor Q5 is increased, the potential formed at the contact c during the video signal display possible period T2 decreases.

즉, 영상신호 표시가능기간(T2)동안에 상기 접점(c)에 형성되는 전위는 제4도 VB에 나타낸 V1전압과 같이 상기 콘트라스트 제어부(30)의 가변저항(VR1)의 조정에 따라 변화되어 음극선관 드라이브부(50)에 인가되고, 따라서, 음극선관(CRT)에 디스플레이되는 영상의 콘트라스트를 변화시키게 된다.That is, during the video signal display possible period T2, the potential formed at the contact point c is changed in accordance with the adjustment of the variable resistor VR1 of the contrast control unit 30, such as the voltage V1 shown in FIG. It is applied to the tube drive unit 50, thus changing the contrast of the image displayed on the cathode ray tube (CRT).

그러나, 상기 비디오 신호(VS)가 블랭킹타임(T1)구간이 되면, 상기 접점(e), (f)이 모두 -0.7V에 가까우므로, 저항(R8)을 통하여 흐르는 전류(I6)는 거의 OA가 된다.However, when the video signal VS reaches the blanking time T1, since the contacts e and f are all close to -0.7 V, the current I6 flowing through the resistor R8 is almost OA. Becomes

이때. 상기 트랜지스터(Q2)의 콜렉터측에 흐르는 전류(I3)는 에미터측에 흐르는 전류(I6)와 거의 동일하므로, 콜렉터측에 흐르는 전류(I3)도 역시 거의 OA상태가 된다.At this time. Since the current I3 flowing on the collector side of the transistor Q2 is almost the same as the current I6 flowing on the emitter side, the current I3 flowing on the collector side is also almost OA.

또한, 상기 트랜지스터(Q2)의 콜랙터측에 흐르는 전류(I3)는 상기 트랜지스터(Q4), (Q5)의 에미터측에 흐르는 전류(I4), (I5)를 합한 것이므로 상기 전류(I4). (I5)도 역시 거의 OA가 된다.The current (I3) flowing in the collector side of the transistor (Q2) is the sum of the currents (I4) and (I5) flowing in the emitter side of the transistors (Q4) and (Q5). (I5) is also almost OA.

이를 식(1)에 대입하여 보면,Substituting this into equation (1),

이때, 14+15=0 이므로 14+15=0이 된다.At this time, since 14 + 15 = 0, 14 + 15 = 0.

따라서, 비디오 신호의 블랭킹타임(T1)동안에 접점(c)에 형성되는 전위는 상기 트랜지스터(Q5)의 구동에 따른 저항(R11) 양단간의 전압강하가 거의 없으므로 전압(VBB)이 되는 것이다.Therefore, the potential formed at the contact point c during the blanking time T1 of the video signal becomes the voltage VBB since there is almost no voltage drop across the resistor R11 due to the driving of the transistor Q5.

따라서, 블랭킹 타임(T1)동안에는 상기 콘트라스트 제어부(30)의 가변저항(VR1)의 조정에 관계없이 접점(c)의 전위가 항상 일정(VBB)하므로 음극선관 드라이브부(50)에도 일정한 전위가 공급되어 음극선관(CRT)의 백라스트는 일정하게 된다.Therefore, during the blanking time T1, the potential of the contact point c is always constant VBB regardless of the adjustment of the variable resistor VR1 of the contrast control unit 30, so that the constant potential is also supplied to the cathode ray tube drive unit 50. As a result, the backlast of the cathode ray tube CRT becomes constant.

이상에서와 같이 상기 차동증폭부(20)에서 출력되는 비디오신호(VB)의 영상신호 표시가능기간(T2)동안에는 콘트라스트 제어부(30)의 가변저항(VR1)에 의하여 전위가 조절되어 음극선관 드라이브(50)에 인가되나, 상기 비디오신호(VB)의 블랭킹타임(T1)동안에는 차동증폭 제어부(60)에 의하여 상기 차동증폭부(20)의 출력전위(접점(c))는 일정전압(VBB)으로 유지되어 상기 음극선관 드라이브부(50)에 인가된다.As described above, during the display signal period T2 of the video signal VB output from the differential amplifier 20, the potential is controlled by the variable resistor VR1 of the contrast control unit 30, so that the cathode ray tube drive ( 50, but the output potential (contact point (c)) of the differential amplifier 20 is set to a constant voltage (VBB) by the differential amplifier 60 during the blanking time (T1) of the video signal (VB). Is maintained and applied to the cathode ray tube drive unit 50.

따라서, 상기 음극선관 드라이브부(50)는, 영상신호 표시가능기간(T2) 동안에는 상기 콘트라스트 제어부(30)의 가변저항(VR1)의 제어에 따라 변하는 전위에 의하여 음극선관(CRT)에 디스플레이 되는 영상의 콘트라스트를 변화시키게 되나, 상기 블랭킹타임(T1)동안에는 상기 콘트라스트 제어부(30)에 일정전위(VBB)가 인가되어 음극선관(CRT)의 백라스터를 일정하게 유지시키게 된다.Accordingly, the cathode ray tube drive unit 50 displays an image displayed on the cathode ray tube CRT by a potential which is changed under the control of the variable resistor VR1 of the contrast control unit 30 during the image signal display possible period T2. Although the contrast of is changed, a constant potential VBB is applied to the contrast control unit 30 during the blanking time T1 to maintain the back raster of the cathode ray tube CRT constant.

즉, 이 고안은 차동증폭부에 인가되는 비디오신호의 블랭킹 타임동안, 상기 차동증폭부의 구동을 정지시켜 출력전위를 일정하게 유지시켜 줌으로써 종래의 직류재생부 및 직류 클램핑회로가 필요없게 되어, 회로의 구성을 간단히하여 소형 경량화 할수 있는 효과가 있다.In other words, the present invention eliminates the need for the conventional DC regeneration unit and the DC clamping circuit by stopping the driving of the differential amplification unit and keeping the output potential constant during the blanking time of the video signal applied to the differential amplifier. By simplifying the configuration, it is possible to reduce the size and weight.

Claims (1)

입력되는 비디오신호(VS)를 증폭하는 차동증폭부(20)와, 상기 차동증폭부(20)에 연결되어 상기 차동증폭부(20)의 증폭율을 제어하므로써 콘트라스트를 제어하는 콘트라스트 제어부(30)와, 상기 콘트라스트 제어부(30)에 연결되어 상기 콘트라스트 제어부(30)에서 증폭된 비디오신호를 입력으로하여 음극선관(CRT)을 구동시키는 음극선관 드라이브(50)로 이루어진 비디오 프리앰프 회로에 있어서, 베이스측은 접지되고 콜렉터측에는 정전압단(VBB)이 연결되며 에미터측에는 상기 차동 증폭부(20)와 부전압단(-VBB)이 병렬로 연결되어 항상 턴온되어 접점(f)의 전위를 부전압(-0.7V)으로 유지하는 트랜지스터(Q10)로 된 차동 증폭 제어부(60)를 구비하여, 블랭킹 타임(T1)동안에는 상기 차동 증폭부(20)의 출력전위를 일정전압(VBB)으로 유지시켜 음극선관의 백라스터를 일정하게 유지시키는 것을 특징으로 하는 비디오 프리 앰프 회로.A differential amplifier 20 for amplifying the input video signal VS and a contrast controller 30 connected to the differential amplifier 20 to control the contrast by controlling the amplification ratio of the differential amplifier 20. And a cathode ray tube drive (50) connected to the contrast control unit (30) to drive a cathode ray tube (CRT) by inputting a video signal amplified by the contrast control unit (30). The side is grounded and a constant voltage terminal (VBB) is connected to the collector side, and the differential amplifier 20 and the negative voltage terminal (-VBB) are connected in parallel to the emitter side and are always turned on so that the potential of the contact point f is negative. And a differential amplification control unit 60 made of transistor Q10 held at 0.7 V), and maintains the output potential of the differential amplifier 20 at a constant voltage VBB during the blanking time T1. Backlaster schedule Video preamplifier circuit, comprising a step of maintaining it.
KR2019900008313U 1990-06-13 1990-06-13 Video pre-amp circuit KR920008110Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900008313U KR920008110Y1 (en) 1990-06-13 1990-06-13 Video pre-amp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900008313U KR920008110Y1 (en) 1990-06-13 1990-06-13 Video pre-amp circuit

Publications (2)

Publication Number Publication Date
KR920001631U KR920001631U (en) 1992-01-28
KR920008110Y1 true KR920008110Y1 (en) 1992-11-06

Family

ID=19299832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900008313U KR920008110Y1 (en) 1990-06-13 1990-06-13 Video pre-amp circuit

Country Status (1)

Country Link
KR (1) KR920008110Y1 (en)

Also Published As

Publication number Publication date
KR920001631U (en) 1992-01-28

Similar Documents

Publication Publication Date Title
JPS6359310B2 (en)
US4651064A (en) Video amplifier with foreground and background controls
US4442458A (en) CRT Video drive circuit with beam current stabilization
KR920008110Y1 (en) Video pre-amp circuit
KR830002170B1 (en) Automatic brightness control circuit
US4035840A (en) Television display apparatus having a video amplifier
US5596375A (en) Automatic brightness control apparatus for a monitor
KR920003724B1 (en) Automatic kinescope bias control system
US4274094A (en) Cathode-ray tube display apparatus
KR830002171B1 (en) Video signal processing device
KR910007544B1 (en) Brightness limitation circuit
JPH0666897B2 (en) Video signal processor
JP2000069326A (en) Akb interface circuit
JP2505821Y2 (en) Video output circuit
EP0568232B1 (en) Display system
KR930000443Y1 (en) Picture bios stabilization circuit
KR940002288Y1 (en) Video signal compensation circuit
KR950001131B1 (en) Beam current control circuit for monitor
JPH0535194A (en) Automatic brightness limiter circuit
KR930004832B1 (en) Kinescope bias sensing circuit
JP3358747B2 (en) Video output device
JPH08710Y2 (en) Video output circuit
JPS5888973A (en) Video signal processing circuit
JP2544938B2 (en) Brightness control circuit for XY display
KR100275009B1 (en) A brightness control circuit of a multimedia monitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20021031

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee