KR920007323B1 - Control circuit of motor phase - Google Patents

Control circuit of motor phase Download PDF

Info

Publication number
KR920007323B1
KR920007323B1 KR1019890018383A KR890018383A KR920007323B1 KR 920007323 B1 KR920007323 B1 KR 920007323B1 KR 1019890018383 A KR1019890018383 A KR 1019890018383A KR 890018383 A KR890018383 A KR 890018383A KR 920007323 B1 KR920007323 B1 KR 920007323B1
Authority
KR
South Korea
Prior art keywords
frequency
phase
motor
signal
divider
Prior art date
Application number
KR1019890018383A
Other languages
Korean (ko)
Other versions
KR910013134A (en
Inventor
황용하
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019890018383A priority Critical patent/KR920007323B1/en
Publication of KR910013134A publication Critical patent/KR910013134A/en
Application granted granted Critical
Publication of KR920007323B1 publication Critical patent/KR920007323B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46—Controlling, regulating, or indicating speed

Abstract

The comparitive signal generated by the motor rotation is not n times of the reference signal where n is the certain constant, the reference signal is multiplied to be n times to the comparative one by the PLL circuit, and divided to have the same frequency to the reference one so that the phase of the motor is controlled precisely. The circuit includes an analog PLL circuit oscillating the frequency (FLCM) having the least common mutiple of the rotation (fc), comparative (fa), and reference frequencies, a first divider dividing the comparative frequency (fa) having n times of the reference frequency (fb) until it becomes same to the reference one, and a second divider dividing the FLCM until it becomes same to the comparative one (fa).

Description

모터의 위상 제어회로Motor phase control circuit

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 제1도의 각부 파형도.2 is a waveform diagram of each part of FIG.

제3도는 본 발명의 회로도.3 is a circuit diagram of the present invention.

제4도는 본 발명의 회로도.4 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 모터 2 : 제1분주기1: motor 2: 1st divider

3 : 위상비교기 4 : PWM 엔코더3: phase comparator 4: PWM encoder

5 : 제1저역필터 6 : 가산기5: first low pass filter 6: adder

7 : 모터구동부 11 : 아날로그비교기7: motor drive unit 11: analog comparator

12 : 제2저역필터 13 : 가변제어 발진기12: second low pass filter 13: variable controlled oscillator

14 : 제2분주기 15 : 제3분주기14: second divider 15: third divider

본 발명은 테이프 구동장치의 모터위상 서보회로에 관한 것으로, 특히 비교신호와 기준신호가 정수비례하지 않을시 아날로그 위상고정 회로를 이동하여 비교신호를 정수비례하도록 함으로서 위상을 제어할 수 있는 회로에 관한 것이다.The present invention relates to a motor phase servo circuit of a tape drive device, and more particularly, to a circuit capable of controlling phase by moving an analog phase fixing circuit to make the comparison signal proportional to an integer when the comparison signal and the reference signal are not in an integer. will be.

일반적으로 테이프 구동장치에서 모터의 위상을 제어하는 방식은 모터에 회전판을 설치하고, 이를 마그네트(mag net)나 포토커플러(photo coupler)등을 이용하여 모터에서 발생되는 주파수신호(freqrency generation : 이하 FG라 칭함)를 검출하며, 이 FG 신호를 비교신호로 하여 기준신호와 위상비교하는 방식이 있다.In general, the method of controlling the phase of the motor in a tape drive device is to install a rotating plate on the motor, and use the magnet or photo coupler to generate a frequency signal generated by the motor (FG). And a phase comparison with the reference signal using the FG signal as a comparison signal.

상기와 같은 모터 위상 제어방식의 구성은 제1도와 같다.The configuration of the motor phase control method as described above is the same as FIG.

먼저 모터(1)에 발생되는 FG 신호인 fa은 제1분주기(2)에서 정수 Na로 분주된 후 디지탈 위상 비교기(3)에서 기준신호인 fb의 주파수와 위상 비교되며, 상기 위상 비교기(3)에서 출력되는 두 신호의 위상차 신호는 PWM 엔코더(4)에서 PWM(Pulse Width Modulation) 신호를 출력된다. 상기 PWM 신호는 다시 저역필터(5)를 통하며 직류의 위상오차 전압(Phase ervor voltage)으로 발생되며, 이 전압은 다시 가산기(6)에서 속도오차 전압(Speed error voltage) 및 오프세트 오차전압(offse error voltage)와 합산되어 모터구동부(7)로 인가되므로서, 모터(1)의 위상을 제어한다.First, fa, an FG signal generated in the motor 1, is divided into an integer Na in the first divider 2, and then phase-compared with the frequency of the reference signal fb in the digital phase comparator 3, and the phase comparator 3 The phase difference signal of the two signals output from the N-axis outputs a PWM (Pulse Width Modulation) signal from the PWM encoder 4. The PWM signal is again generated through a low pass filter 5 and generated as a phase error voltage of DC, which is again generated by a speed error voltage and an offset error voltage in the adder 6. The phase of the motor 1 is controlled by summing with an offse error voltage and being applied to the motor driving unit 7.

이때 상기 모터(1)에서 발생되는 (2b)와 같은 FG 주파수(fa)와 (2a)와 같은 기준주파수(fb)를 비교하여정수(Na)로 나누어 떨어져야 한다. 즉, 모터(1)에서 발생되는 (2b)와 같은 FG 주파수(fa)는 Na fb가 되어야 하며, 제1분주기(2)에서 정수(Na)로 나누어 (2c)와 같은 주파수(fa/Na)가 되어야만 위상 비교기(3)에서 상기 두 주파수의 위상차를 비교하여 정확한 위상차 신호를 발생할 수 있다. 즉, 비교주파수(fa)는 기준주파수(fb)를 비교하여 정수(Na)로 나누어 떨어지지 않을 경우에는 기준신호와 비교 신호의 편차로 인하여 위상차는 계속 흐트러지게 되며, 이로 인해 위상제어는 불가능해지는 문제점이 있었다.At this time, the FG frequency (fa), such as (2b) generated in the motor 1 and the reference frequency (fb), such as (2a) should be compared and separated by an integer (Na). That is, the FG frequency fa such as (2b) generated in the motor 1 should be Na fb, and the frequency equal to (2c) divided by the integer Na in the first divider 2 (fa / Na). Only when the phase comparator 3 compares the phase difference between the two frequencies to generate an accurate phase difference signal. That is, when the comparison frequency fa is not divided by the constant Na by comparing the reference frequency fb, the phase difference is continuously disturbed due to the deviation of the reference signal and the comparison signal, which makes phase control impossible. There was this.

따라서 본 발명의 목적은 테이프 구동장치에서 모터의 회전에 따라 발생되는 비교신호가 기준신호의 정수배가 되지 않을시, 아날로그 위상고정 회로를 통해 상기 기준신호가 비교신호의 정수배가 되도록 체배하고, 이를 다시 기준신호와 같은 주파수가 되도록 분주하여 정확하게 모터의 위상을 제어할 수 있을 위상 서보회로를 제공함에 있다.Accordingly, an object of the present invention is to multiply the reference signal to be an integer multiple of the comparison signal through an analog phase lock circuit when the comparison signal generated by the rotation of the motor in the tape drive device does not become an integer multiple of the reference signal. The present invention provides a phase servo circuit capable of precisely controlling the phase of a motor by dividing the frequency to the same frequency as a reference signal.

이하 본 발명을 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

제3도는 본 발명의 흐름도로서, 기준자파수(fb)의 정수배(Na)를 갖는 제2분주신호(fa)를 기준주파수(fb)와 같도록 분주하는 제1분주기(2)와, 상기 제1분주기(2)의 출력과 기준주파수(fb)의 위상을 비교하여 2차 신호를 발생하는 위상 비교기(3)와, 상기 위상 비교기(3)의 출력을 PWM 신호로 출력하는 PWM 엔코더(4)와, 발생하는 제1저역필터(5)와, 상기 PWM 발생기(4)의 출력을 직류화하여 위상오차전압으로 상기 위상오차 에러전압에 속도 및 오프세트 오차전압을 가산하는 가산기(6)와, 상기 가산기(6)의 출력을 모터(1)의 구동전원으로 공급하는 모터구동부(7)와, 상기 모터(1)의 회전에 따르는 주파수(fc)를 궤환되는 기준주파수(fc')와 비교하여 주파수 및 위상차 신호를 발생하는 아날로그 비교기(11)와, 상기 아날로그 비교기(11)의 출력을 직류전압으로 변환하는 제2저역필터(12)와, 상기 제2저역필터(12)의 출력에 따라 가변발진하며 상기 제3분주신호(fa)와 최소공배수를 갖는 주파수(FLCM)를 발생하는 전압제어 발진기(13)와, 상기전압제어 발진기(13)의 출력(FLCM)을 상기 제2분주신호(fa)와 같도록 분주하는 제2분주기(14)와, 상기최소공배수 주파수(FLCM)을 상기 모터(1)의 회전주파수(fc)와 같도록 제3분주신호(f'c)를 발생하는 제3분주기(15)로 구성된다.3 is a flowchart of the present invention, which divides a second divided signal fa having an integer multiple Na of the reference frequency fb to be equal to the reference frequency fb, and A phase comparator 3 for generating a secondary signal by comparing the output of the first divider 2 with the phase of the reference frequency fb, and a PWM encoder for outputting the output of the phase comparator 3 as a PWM signal ( 4), an adder 6 which directs the generated first low pass filter 5 and the output of the PWM generator 4 to add a speed and an offset error voltage to the phase error error voltage as a phase error voltage. And a motor driver 7 for supplying the output of the adder 6 to the driving power of the motor 1, and a reference frequency fc 'for feeding back the frequency fc according to the rotation of the motor 1; An analog comparator 11 for generating a frequency and phase difference signal in comparison with a second low pass for converting the output of the analog comparator 11 into a DC voltage; The oscillator 12 and the voltage controlled oscillator 13 which oscillates in accordance with the output of the second low pass filter 12 and generates a frequency FLCM having the least common multiple with the third divided signal fa. The second frequency divider 14 for dividing the output FLCM of the voltage controlled oscillator 13 to be equal to the second frequency division signal fa, and the minimum common multiple frequency FLCM is the rotation frequency of the motor 1. The third divider 15 generates a third divided signal f'c so as to be equal to (fc).

상기 구성에서 보면, 모터(1)의 회전주파수(fc)가 기준주파수(fb)와 정수배가 되지 않을시 비교주파수(fa)와 최소공배수를 갖는 주파수(FLCM)를 아날로그 위상 고정회로를 통해 발생하고, 상기 최소공배수 주파수(FLCM)를 상기 비교주파수(fa)와 같도록 분주하게 된다. 따라서 아날로그 비교기(11), 제2저역필터(12), 전압제어 발진기(13) 및 제3분주기(15)는 아날로그 위상고정회로가 된다.In the above configuration, when the rotation frequency fc of the motor 1 does not become an integer multiple of the reference frequency fb, the frequency FLCM having the comparative frequency fa and the least common multiple is generated through the analog phase fixing circuit. The least common multiple frequency FLCM is divided to be equal to the comparison frequency fa. Accordingly, the analog comparator 11, the second low pass filter 12, the voltage controlled oscillator 13 and the third divider 15 become an analog phase lock circuit.

제4도는 제3도 각 부의 동작파형이다.4 is an operating waveform of each part of FIG.

상술한 구성에 의거 본 발명을 제3도 및 제4도를 참조하여 상세히 설명한다.Based on the above-described configuration, the present invention will be described in detail with reference to FIGS. 3 and 4.

먼저 모터(1)의 회전에 의해 발생되는 FG 주파수(fc)가 (4a)와 같은 기준주파수(fb)에 정수비례(Na) 하지 않는 (4b)와 같은 주파수일시, 상기 주파수(fc)를 제1분주기(2)에 곧바로 인가하면, (4c)와 같은 주파수로 분주된다.First, when the FG frequency fc generated by the rotation of the motor 1 is equal to (4b), which is not proportional to the reference frequency fb such as (4a), the frequency fc is reduced. If applied immediately to one divider 2, it is divided at the same frequency as (4c).

이때 위상 비교기(3)에서 (4a)와 같은 기준주파수(fb)와 (4c)와 같은 제1분주기(2)의 출력(fc/Na)의 위상을 비교하면 (4c)에 도시된 바와 같은 위상차 신호를 발생하여 위상이 고정될 수 없다.At this time, if the phase comparator 3 compares the phase of the output frequency fc / Na of the first frequency divider 2, such as (4a) and the reference frequency fb, such as (4a), as shown in (4c), The phase cannot be fixed by generating a phase difference signal.

그러므로 모터(1)에서 기준주파수의 정수배를 갖지 못하는 FG 주파수(fc)를 발생하는 경우에는, 아날로그 위상 고정회로를 이용하여 FG 주파수(fc)와 기준주파수(fb) 및 비교주파수(fa)간에 최소공배수를 갖는 주파수(FLCM)를 발생한다. 따라서 전압제어 발진기(13) 중심주파수는 최소공배수 주파수(FLCM)를 설정하게 된다.Therefore, in the case where the motor 1 generates the FG frequency fc which does not have an integer multiple of the reference frequency, the analog phase locked circuit is used to minimize the difference between the FG frequency fc, the reference frequency fb, and the comparison frequency fa. Generate a frequency (FLCM) with a common multiple. Therefore, the center frequency of the voltage controlled oscillator 13 sets the minimum common multiple frequency FLCM.

상기 모터(1)에서 (4b)와 같은 FG 주파수(fc)가 발생되면, 아날로그 비교기(11)는 이 신호(fc)를 궤환되는 제3분주신호(fc')와 비교하여 두 신호의 차에 따른 신호를 발생한다.When the FG frequency fc equal to (4b) is generated in the motor 1, the analog comparator 11 compares the signal fc with the feedback third divided signal fc 'to the difference between the two signals. Generates a signal accordingly.

그러면 제2저역필터(2)는 상기 차신호를 직류전압으로 변환된 후, 전압제어 발진기(13)는 상기 제2저역필터(12)의 출력으로 최소공배수 주파수(FLCM)를 발진한다.Then, after the second low pass filter 2 converts the difference signal into a DC voltage, the voltage controlled oscillator 13 oscillates the least common multiple frequency FLCM to the output of the second low pass filter 12.

상기 전압제어 발진기(13)의 출력(FLCM)은 다시 제3분주기(15)로 인가되며, 제3분주기(15)는 이 신호(FLCM)을 정수(Nc)로 분주하여 상기 제3분주신호(f'c)를 발생한다.The output FLCM of the voltage controlled oscillator 13 is applied to the third divider 15 again, and the third divider 15 divides the signal FLCM into an integer Nc to divide the third divider. Generate signal f'c.

따라서 상기 전압제어 발진기(13)의 중심주파수가 최소공배수 주파수(FLCM)로 설정되어 있으므로, 상기 FG 주파수(fc) 및 제3분주신호(f'c)의 주파수 및 위상이 고정되면 전압제어 발진기(13)는 안정된 최소공배수 주파수(FLCM)로 설정되어 있으므로, 상기 FG 주파수(fc) 및 제3분주신호(f'c)의 주파수 및 위상이 고정되면 전압제어 발진기(13)는 안정된 최소공배수 주파수(FLCM)를 발진하게 된다.Therefore, since the center frequency of the voltage controlled oscillator 13 is set to the least common multiple frequency FLCM, when the frequency and phase of the FG frequency fc and the third divided signal f'c are fixed, the voltage controlled oscillator ( 13) is set to a stable minimum common frequency frequency (FLCM), so if the frequency and phase of the FG frequency (fc) and the third divided signal (f'c) is fixed, the voltage controlled oscillator 13 is a stable minimum common frequency frequency ( FLCM).

또한 (4d)와 같은 최소공배 주파수(FLCM)는 제2분주기(14)로 인가되어 정수(Nd)로 분주되는데, 이 신호는 (4e)와 같은 비교주파수(fa)로서 제1분주기(2)로 인가된다.In addition, the lowest common frequency FLCM, such as 4d, is applied to the second divider 14 and divided by an integer Nd. This signal is a comparison frequency fa, such as 4e, which is the first divider ( 2) is applied.

그러면 상기 제1분주기(2)는 (4f)와 같이 상기 제2분주기(14)의 출력을 분주하여 기준주파수(fb)와 동일한 주파수로 발생시키머, 위상 비교기(3)는 기준주파수(fb)와 상기 제1분주기(2)의 출력위상을 비교하여 모터(1)의 위상을 제어하게 된다.Then, the first divider 2 divides the output of the second divider 14 to generate the same frequency as the reference frequency fb as shown in (4f), and the phase comparator 3 generates a reference frequency ( The phase of the motor 1 is controlled by comparing the output phase of the first divider 2 with fb).

상술한 바와 같이 테이프 구동장치의 모터 위상제어에 있어서 모터의 회전에 따른 FG 주파수(fc)가 기준주파수(fb)에 정수비례하지 않을 경우에도, 아날로그 위상 고정회로를 이용하여 상기 FG 주파수(fc), 비교주파수(fa) 및 기준주파수(fb)의 최소공배수를 갖는 주파수(FLCM)를 발생시킨 후, 이 신호를 비교주파수(fa)와 동일하게 분주시키고, 다시 이 신호를 기준주파수(fb)와 동일하게 분주시켜 두 신호의 위상을 비교하므로서 모터의 정확한 위상제어가 가능해지는 이점이 있다.As described above, even when the FG frequency fc due to the rotation of the motor is not integrally proportional to the reference frequency fb in the motor phase control of the tape drive device, the FG frequency fc is used by using an analog phase fixing circuit. After generating a frequency (FLCM) having a least common multiple of the comparison frequency (fa) and the reference frequency (fb), the signal is divided equally with the comparison frequency (fa), and the signal is again converted into the reference frequency (fb). By dividing in the same manner, the phases of the two signals are compared, which enables the accurate phase control of the motor.

Claims (1)

기준주파수(fb)의 정수배를 갖는 비교주파수(fb)를 기준주파수(fb)와 동일하게 분주하는 제1분주기와, 상기 제1분주기의 출력을 상기 기준주파수(fb)의 위상차 비교하여 위상차 신호를 발생하는 위상 비교기를 구비하여 상기 위상차 신호를 모터의 위상을 제어하는 회로에 있어서, 상기 모터의 회전주파수(fc)를 입력하여 상기 회전주파수(fc), 비교주파수(fa) 및 기준주파수(fb)의 최소공배수를 갖는 주파수(FLCM)를 발진하는 아날로그 위상 고정회로와, 상기 최소공배수 주파수(FLCM)를 상기 비교주파수(fb)와 같도록 분주하여 상기 제1분주기로 출력하는 제2분주기를 구비하여, 상기 모터의 회전주파수(fc)가 기준주파수(fb)에 정수비례 하지 않을시에도 제어가 가능한 모터의 위상 제어회로.A phase difference between the first frequency divider that divides the comparison frequency fb having an integer multiple of the reference frequency fb equal to the reference frequency fb, and the output of the first frequency divider compared with the phase difference of the reference frequency fb. A circuit for controlling a phase of a motor using a phase comparator for generating a signal, the phase difference signal being input, wherein the rotational frequency fc of the motor is inputted so that the rotational frequency fc, the comparison frequency fa and the reference frequency An analog phase locked circuit for oscillating the frequency FLCM having the least common multiple of fb) and a second divider for dividing the minimum common frequency frequency FLCM to be equal to the comparison frequency fb and outputting the same frequency to the first divider. And a phase control circuit of the motor that can be controlled even when the rotational frequency fc of the motor is not proportional to the reference frequency fb.
KR1019890018383A 1989-12-12 1989-12-12 Control circuit of motor phase KR920007323B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890018383A KR920007323B1 (en) 1989-12-12 1989-12-12 Control circuit of motor phase

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890018383A KR920007323B1 (en) 1989-12-12 1989-12-12 Control circuit of motor phase

Publications (2)

Publication Number Publication Date
KR910013134A KR910013134A (en) 1991-08-08
KR920007323B1 true KR920007323B1 (en) 1992-08-29

Family

ID=19292798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018383A KR920007323B1 (en) 1989-12-12 1989-12-12 Control circuit of motor phase

Country Status (1)

Country Link
KR (1) KR920007323B1 (en)

Also Published As

Publication number Publication date
KR910013134A (en) 1991-08-08

Similar Documents

Publication Publication Date Title
US4223261A (en) Multi-phase synchronous machine system
US4625156A (en) Control device
US6121747A (en) Electric motor controller
US4706012A (en) Frequency compensated regulator
GB2059651A (en) Transistorized current controlled pulse width modulated inverter machine drive system
US4523267A (en) Power converter control circuit
US4340864A (en) Frequency control system
KR920007323B1 (en) Control circuit of motor phase
Djatmiko et al. Speed control DC motor under varying load using phase-locked loop system
US3992657A (en) AC feed control system
JPH01283083A (en) Controller for motor
KR0145860B1 (en) Frequency multiplier using d/a converter
JP2853817B2 (en) Phase lock loop
JPS6126316B2 (en)
RU2028026C1 (en) Electric motor drive of oscillatory motion
KR960012923B1 (en) Phase locked loop
SU720636A1 (en) Voltage stabilized three-phase bridge inverter
SU1372582A1 (en) Method of controlling the angular position of rotor of double-supply motor
SU656177A1 (en) Inverter control device
JPH0681509B2 (en) Reference signal creation circuit for synchronous PWM inverter
KR100853986B1 (en) Pulse Width Modulation Window Masking System
JPH0321119A (en) Pll circuit
JPH0161030B2 (en)
SU686134A1 (en) Synchronized dc electric drive
SU1552290A1 (en) Device for control and stabilization of converter output voltage parameters

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee