KR920005352B1 - 광대역 선속비례 시간펄스 발생회로 - Google Patents

광대역 선속비례 시간펄스 발생회로 Download PDF

Info

Publication number
KR920005352B1
KR920005352B1 KR1019890018085A KR890018085A KR920005352B1 KR 920005352 B1 KR920005352 B1 KR 920005352B1 KR 1019890018085 A KR1019890018085 A KR 1019890018085A KR 890018085 A KR890018085 A KR 890018085A KR 920005352 B1 KR920005352 B1 KR 920005352B1
Authority
KR
South Korea
Prior art keywords
frequency
time pulse
memory device
output
divider
Prior art date
Application number
KR1019890018085A
Other languages
English (en)
Other versions
KR910013706A (ko
Inventor
김지흥
양길호
Original Assignee
금성전선 주식회사
홍종선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성전선 주식회사, 홍종선 filed Critical 금성전선 주식회사
Priority to KR1019890018085A priority Critical patent/KR920005352B1/ko
Publication of KR910013706A publication Critical patent/KR910013706A/ko
Application granted granted Critical
Publication of KR920005352B1 publication Critical patent/KR920005352B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

광대역 선속비례 시간펄스 발생회로
제1도는 본 발명의 회로도.
제2도는 본 발명의 동작설명을 위한 프로우 챠트.
* 도면의 주요부분에 대한 부호의 설명
10 : 디지탈속도 변환기 20 : 버퍼
30 : 메모리소자 40 : 업/다운 카운터
50 : 발진기 60 : 분주기
70 : 주파수 선택기 80 : 주파수 선택로직부
본 발명은 광대역 선속 비례시간 펄스 발생회로에 관한 것으로 이피롬(EPROM)메모리소자를 이용하여 선택된 주파수에 따라 시간펄스를 발생시키는 회로이다.
종래에는 아날로그전압 제어발진기(VCD)를 이용하여 입력에 인가되는 전원의 과소에 의하여 출력되는 주파수를 변동하는 방법이 통용되고 있다.
이는 입력전압을 미세 조정하여야만 원하는 주파수를 얻을 수 있을 뿐만 아니라 전압제어발진기의 특성에 따라 출력주파수 범위가 한정되는 것이다.
본 발명은 이를 디지탈기술을 이용하여 미세한 출력주파수 조정이 가능하고 출력주파수 범위가 대단히 넓도록 하였다.
또한 이피롬에 의한 구성이므로 내부 데이터를 수장하여 범용적으로 응용이 가능토록 하였다.
이를 위하여 속도데이터인 아날로그신호를 디지탈신호로 바꾼다음 메모리소자에 의하여 카운팅 되는 값을 저장하고, 상기 디지탈신호에 의한 주파수 선택로직과 별도의 1MHz 발진기 출력을 분주한 값에 따라 주파수 선택기에서 선택한 다음, 이를 업.다운 카운터에서 카우팅하여 원하는 시간펄스를 발생시킬 수 있도록 하였다.
제1도 도면을 참조하여 상세히 설명한다.
속도데이터인 아날로그신호를 디지탈신호로 바꿔주는 디지탈 속도변환기(10)의 출력이 버퍼(20)를 통하여 업.다운 카운터값이 저장된 메모리소자(30) 및 디지탈신호에 따라 주파수를 선택하는 주파수 선택로직부(80)에 제공하며, 별도의 발진기(50)에 의한 발진주파수를 분주기(60)에서 임의의 주파수로 분주한 다음 상기 주파수 선택로직부(80)의 데이터에 따라 주파수 선택기(70)에서 분주기(60)출력을 업.다운 카운터(40)에 제공하고, 메모리소자(30)에서 출력되는 카운터값을 주파수 선택기(70)의 클럭에 의하여 감소시키도록 한다.
본 발명의 디지탈 속도변환기(10)는 현장에서 사용되는 속도데이터 즉, 아날로그신호를 디지탈 BCD 속도 데이터로 바꿔준다.
버터(20)는 디지탈 BCD속도 데이터를 이피롬 메모리소자에 어드레스 성분으로 입력시킨다.
메모리소자(30)는 디지탈 BCD속도 데이터를 필요한 시간펄스의 함수로 변환시키는 프로그램에 의하여 동작될 수 있도록 업.다운 카운터(40)의 값을 저장한다.
업.다운 카운터(40)는 메모리소자(30)에서 출력되는 카운터값을 저장한 후 이를 주파수 선택기(70)에서 입력되는 클럭에 의하여 감소시킨다.
만일 카운터 내용이 모두 0이 되면 출력에 펄스 파형이 발생된다.
1MHz발진기(50)는 본 발명의 씨스템클럭으로 사용되며 만일 출력주파수가 높은 경우에는 씨스템클럭을 높힘으로써 출력주파수의 미세조정이 가능하다.
분주기(60)는 1MHz발진기 주파수에 대하여 1.2.4.8분주하여 선택된 주파수를 업.다운 카운터(40)에 입력시켜 카운트(40)를 동작시킨다.
주파수 선택기능은 메모리소자(30)의 데이터 또는 어드레스라인을 이용하여 원하는 미세주파수 조정이 가능케 한다.
주파수선택기(70)와 주파수선택부(80)는 메모리소자(30)에 입력되는 어드레스를 이용한다.
예를들어 메모리소자(30)가 16비트이고 어드레스중 A15. A12가 0이면 최고 주파수를 선택하고, A11-A4이 모두 0이면 세번째 주파수를 선택하고 A7-A4이 모두 0이면 세번째 주파수를 선택하고 그렇지 않으면 최저 주파수를 선택하도록 한다.
본 발명을 실제로 케이블의 제조 라인상에 설치되어 케이블의 제조선속 변화에 따른 m당 결함의 갯수를 찾는 씨스템에 적용시켜 설명한다.
실제 공장내에 사용되는 선속은 일반적으로 200-300m/분 정도이며 특수한 환경을 위해 1-9999m/분의 선속에 적용하기 위한 씨스템으로 구성한다. 즉,
①선속 1m-9m/분
②선속 10m-99m/분
③선속 100m-999m/분
④선속 1000m-9999m/분으로 구성한다.
①선속 1m-9m/분에서 1m/분 선속의 경우 1m에 60초가 소요되므로 100KHz가 적정수준의 주파수이며,
②선속 10m-99m/분에서 10m/분 선속의 경우 10m에 60초가 소요되므로 1KHz가 적정수준의 주파수이며,
③선속 100m-999m/분에서 100m/분 선속의 경우 100m에 60초가 소요되므로 10KHz가 적정수준의 주파수이며,
④선속 1000m-9999m/분에서 1000m/분 선속의 경우 1000m에 60초가 소요되므로 100KHz가 적정수준의 주파수이다.
이와 같이 메모리소자(30)의 어드레스라인을 이용하여 각각의 선속에 맞는 적정수준의 주파수를 선택하게 하여 가장 분해능이 높은 시간펄스를 발생시킬 수 있도록 한다.
본 발명의 주파수 선택로직부(80)와 주파수 선택기(70)에서 분주기(60)의 분주주파수를 선택하는 원리를 제2도에 의한 프로우챠트로 설명한다.
예를들어 디지탈속도 데이터로써 120m/분 선속 데이터가 입력된 경우 메모리소자(30)의 어드레스 성분은 다음과 같다.
0000 0001 0010 0000
A15…A12 A11…A8 A7…A4 A3…A0
즉 A8=A5=1이다.
71단계는 메모리소자의 어드레스 성분중 A15, A14, A13, A12가 모두 0이 아니면 100KHz를 선택하고, 모두 0이면 72단계로 넘어간다.
72단계는 어드레스 성분중 A11, A10, A9, A8이 모두 0이 아니면 10KHz를 선택하고, 모두 0이면 73단계로 넘어간다.
73단계는 어드레스 성분중 A7, A6, A5, A4가 모두 0이 아니면 1MHz를 선택하고, 모두 0이면 100KHz를 선택한다.
따라서 상기 120m/분 선속데이터는 메모리소자(30)의 어드레스 성분 즉 A8=A5=1임로 10KHz를 선택한다.
이상과 같이 본 발명은 아날로그 선속 데이터를 디지탈신호를 바꾸고 메모리소자에 제공되는 어드레스에 따라 주파수를 선택토록 함으로써 출력주파수의 범위가 넓으며 시스템클럭에 따라 발진기의 주파수를 높일 수 있으므로 출력주파수의 미세조정이 가능하여 범용으로 사용이 가능한 광대역 선속 비례시간 펄스 발생회로이다.

Claims (3)

  1. 속도 데이터인 아날로그신호를 디지탈 신호로 바꿔주는 디지탈속도변환기(10)의 출력이 버퍼(20)를 통하여 업.다운 카운터값이 저장된 메모리소자(30) 및 디지탈신호에 따라 주파수를 선택하는 주파수 선택로직부(80)에 각각 제공케 하며, 별도의 발진기(50)에 의한 발진주파수를 분주기(60)에서 임의의 주파수로 분주한 다음 상기 주파수 선택로직부(80)의 데이터에 따라 주파수 선택기(70)에서 분주기(60) 출력을 업.다운 카운터에 제공하고, 메모리소자(30)에서 출력되는 카운터값을 주파수 선택기(70)의 클럭에 의하여 감소시키도록 한 광대역 선속 비례시간 펄스 발생회로.
  2. 제1항의 발진기(50)에 있어서, 발진기(50)는 씨스템클럭을 사용토록한 광대역 선속 비례시간 펄스 발생회로.
  3. 제1항의 주파수 로직부(80) 및 주파수 선택기(70)는 메모리소자(30)의 어드레스를 기준하여 분주기(60)의 주파수를 선택토록한 광대력 선속 비례시간 펄스 발생회로.
KR1019890018085A 1989-12-05 1989-12-05 광대역 선속비례 시간펄스 발생회로 KR920005352B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890018085A KR920005352B1 (ko) 1989-12-05 1989-12-05 광대역 선속비례 시간펄스 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890018085A KR920005352B1 (ko) 1989-12-05 1989-12-05 광대역 선속비례 시간펄스 발생회로

Publications (2)

Publication Number Publication Date
KR910013706A KR910013706A (ko) 1991-08-08
KR920005352B1 true KR920005352B1 (ko) 1992-07-02

Family

ID=19292634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018085A KR920005352B1 (ko) 1989-12-05 1989-12-05 광대역 선속비례 시간펄스 발생회로

Country Status (1)

Country Link
KR (1) KR920005352B1 (ko)

Also Published As

Publication number Publication date
KR910013706A (ko) 1991-08-08

Similar Documents

Publication Publication Date Title
US4484296A (en) Phase programmable signal generator means
US4975634A (en) Jitter measurement device
US4754163A (en) Pulse generator with adjustable pulse frequency, pulse width and pulse delay
US4207791A (en) Automatic tuning device
US4303837A (en) Waveform synthesizer with digitally controlled phase adjustment of output
CA2011661A1 (en) Jitter measurement device
KR930022168A (ko) 프로그램으로 분수 주파수를 분할할 수 있는 클럭 발생기
EP0394206A2 (en) A method and an arrangement for accurate digital determination of the time or phase position of a signal pulse train
US4034367A (en) Analog-to-digital converter utilizing a random noise source
JPH04229703A (ja) 位相相関波形の発生方法
KR920005352B1 (ko) 광대역 선속비례 시간펄스 발생회로
CA1046624A (en) Method and system for achieving vibrator phase lock
US4334281A (en) Command generation system for generating a smooth command signal
US4035663A (en) Two phase clock synchronizing method and apparatus
US5053982A (en) Variable modulus digital synthesizer
US4331924A (en) Pulse rate multiplying circuitry
KR0152093B1 (ko) 업/다운 카운터를 이용한 정현파 발생장치
JPH1198007A (ja) 分周回路
FR2088984A5 (ko)
KR940000450B1 (ko) 톤 검출장치
US5124958A (en) Digital Tau synthesizer
US3376412A (en) Digital frequency filter and function generator
SU1651227A2 (ru) Способ определени фазового сдвига
KR950005046B1 (ko) 디지탈 제어 발진장치
SU1020983A2 (ru) Генератор синусоидального сигнала качающейс частоты

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950626

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee