KR920004375B1 - Circuit for eliminating high frequency impulse noises - Google Patents
Circuit for eliminating high frequency impulse noises Download PDFInfo
- Publication number
- KR920004375B1 KR920004375B1 KR1019890015045A KR890015045A KR920004375B1 KR 920004375 B1 KR920004375 B1 KR 920004375B1 KR 1019890015045 A KR1019890015045 A KR 1019890015045A KR 890015045 A KR890015045 A KR 890015045A KR 920004375 B1 KR920004375 B1 KR 920004375B1
- Authority
- KR
- South Korea
- Prior art keywords
- comparator
- output
- attenuator
- reference voltage
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Noise Elimination (AREA)
- Filters And Equalizers (AREA)
Abstract
Description
제 1 도는 본 발명에 따른 노이즈 제거회로도.1 is a noise removing circuit diagram according to the present invention.
제 2 도는 제 1도의 각 부분의 동작 파형도.2 is an operational waveform diagram of each part of FIG.
제 3 도는 제 1 도의 비교기의 히스테리히스 특성도.3 is a hysteresis characteristic diagram of the comparator of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10, 14 : 제 1, 제 2 신호 감쇄부 12, 16 : 제 1, 제 2 비교부10, 14: first and second signal attenuator 12, 16: first and second comparator
본 발명은 고주파 수신장비의 노이즈 제거회로에 관한 것으로, 특히 AM 고주파 수신장비에 있어서 수신되는 신호에 포함되는 임펄스성 노이즈를 제거하는 회로에 관한 것이다.The present invention relates to a noise canceling circuit of a high frequency receiver, and more particularly, to a circuit for removing impulsive noise included in a signal received in an AM high frequency receiver.
현재 디지털정보를 변조하기 위한 가장 간단한 디지털 변조방식은 ASK(Amplitude-Shift Keying)방식이 있으며, 이는 반송파의 진폭을 디지털 신호에 의해 변화시키어 변조를 하게 되어 있다. 2진 신호(logic signal)의 경우 반송파의 온오프가 "1", "0"에 대응되며, 상기 ASK는 아날로그 변조에서 AM 변조방식에 대응된다. 2진신호 즉 디지털 데어터를 무선으로 전파하기에 용이한 변조방식은 상기와 같이 ASK 변조방식이 널리 사용되고 있으며, 상기 ASK방식을 사용하여 디지털 데이터를 무선 전송한다.Currently, the simplest digital modulation method for modulating digital information is ASK (Amplitude-Shift Keying), which modulates the carrier's amplitude by changing it with a digital signal. In the case of a binary signal (logic signal) on and off of the carrier corresponds to "1", "0", the ASK corresponds to the AM modulation scheme in analog modulation. As a modulation method that is easy to propagate a binary signal, that is, digital data wirelessly, the ASK modulation method is widely used as described above, and wirelessly transmits digital data using the ASK method.
상기와 같은 방식에 변조된 AM(ASK) 고주파신호를 수신하는 AM(ASK)고주파 수신기는 대기의 또다른 매개전파 또는 잡음등에 의해 소망하지 않는 노이즈가 실린 신호를 수신하게 된다.An AM (ASK) high frequency receiver receiving an AM (ASK) high frequency signal modulated in the above manner receives a signal containing noise that is not desired by another medium wave or noise in the atmosphere.
따라서 수신기는 본래의 전송신호와 임펄스성 노이즈를 수신하게 되어 송신측에서 송신한 본래의 데이터를 복조하기에 매우 어려우며 때로는 수신을 할 수 없을 뿐만 아니라 노이즈 레벨이 큰 경우에는 수신장비에도 무리를 주게된다.Therefore, the receiver receives the original transmission signal and impulsive noise, which makes it very difficult to demodulate the original data transmitted from the transmitter. Sometimes, the receiver is not able to receive the signal. .
따라서 본 발명의 목적은 ASK 변조된 신호를 수신하는 수신장비에 있어서, 임펄스성의 노이즈만을 추출제거하여 안정된 신호만을 수신토록 하는 노이즈 제거회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a noise removal circuit for receiving only a stable signal by extracting and removing only impulsive noise in a reception device for receiving an ASK modulated signal.
상기의 목적을 달성하기 위한 본 발명은 수신된 데이터를 저역필터링하여 감쇄시키는 신호감쇄부와, 감쇄된 신호를 기준전압과 히스테리히스 특성으로 비교하여 임펄스를 제거하는 비교기로 구성됨을 특징으로 한다.The present invention for achieving the above object is characterized by consisting of a signal attenuator for attenuating the received data by low-pass filtering, and a comparator to remove the impulse by comparing the attenuated signal with reference voltage and hysteresis characteristics.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제 1 도는 본 발명에 따른 노이즈 제거회로도로써, 직렬 수신데이터를 RC 필터로써 감쇄시키어 출력하는 제 1 감쇄부(10)와, 설정된 제 1 기준전압 VTH1과 상기 제 1 감쇄부(10)의 감쇄출력을 히스테리히스 특성으로 비교하여 소정 레벨의 임펄스 노이즈신호를 제거하는 제 1 비교기(12)와, 상기 제 1 비교기(12)의 출력을 RC필터로써 감쇄시키어 출력하는 제 2 감쇄부(14)와, 설정된 제 2 기준전압 VTH2과 상기 제 2 감쇄부(14)의 감쇄 출력을 히스테리히스 특성으로 비교하여 소정 레벨의 임펄스 노이즈 신호를 제거하는 제 2 비교기(16)로 구성된다. 제 1 도의 구성중 제 1, 제 2 감쇄부(10)(14)는 전원전압(VCC)에서 신호 입력측 방향으로 저항 및 다이오드의 캐소드가 직렬 접속되고, 상기 다이오드의 애노드와 접지 사이에는 캐패시터가 접속되어 상기 다이오드의 캐소드를 입력되는 신호중 필터링하여 감쇄 출력한다. 제 1, 제 2 비교기(12)(16) 각각은 전원전압(VCC)와 접지(GND) 사이에 접속되어 상기 전원전압(VCC)을 분압하여 기준전압 VTH를 설정하기 위한 전압분압회로와, 감쇄신호를 반전단자로 입력하고 상기기준전압 VTH을 비반전단자에 입력하여 반전 히스테리히스 비교 출력하는 비교기와, 상기 비교기의 두입력 단자 사이에 접속되어 두단자를 아이솔레션(Isolation)하는 저항 및 상기 비교기의 출력단자 및 기준전압 VTH상에 접속된 궤환저항과, 전원전압(VCC)와 상기 비교기의 출력단자에 접속되어 상기 비교기의 출력을 풀업(pull up)하는 저항으로 구성된다.FIG. 1 is a noise cancellation circuit diagram according to the present invention, wherein the
제 2 도는 제 1 도의 각 부분의 동작 파형도로서, Si는 수신데이터의 파형으로서 임펄스성 노이즈(IP)가 실림을 보인 것이다. V(OP1-)는 제 1 신호감쇄부(10)의 출력이며, 제 1 비교기(12)내의 기준전압 VTH1과 비교한 것이며, V(op10)는 제 1 비교기(12)의 출력파형이다. V(op2-)는 제 2 신호감쇄부(14)의 출력이며, VTH2는 제 2 비교기(16)내의 제 2 기준전압이다. So는 제 2 비교기(16)의 출력으로서 노이즈가 제거됨을 보인 출력이다.FIG. 2 is an operational waveform diagram of each part of FIG. 1, where Si shows impulsive noise IP as a waveform of received data. V (OP1-) is the output of the
제 3 도는 제 1 도의 제 1 또는 제 2 비교기(12)(16)의 히스테리히스 특성으로 나타낸 것이다.3 shows the hysteresis characteristics of the first or second comparators 12 and 16 of FIG.
이하 본 발명에 따른 제 1 도의 동작예를 제 2 도 및 제 3 도의 동작 파형도를 참조하여 상세히 설명한다. 지금 제 2a 도와 같이 임펄스성 노이즈(IP)가 실린 수신테이터 Si가 다이오드(D1)의 캐소드로 입력되면, 상기 다이오드(D1)은 제 3a 도의 P1위치에서는 "오프"된다.An operation example of FIG. 1 according to the present invention will now be described in detail with reference to the operation waveform diagrams of FIGS. 2 and 3. When the receiving data Si carrying impulsive noise IP is input to the cathode of the diode D1 as shown in FIG. 2A, the diode D1 is " off " at the P1 position in FIG.
따라서 제 2 도는 P1점에서 저항(R1)과 캐패시터(C1)의 시정수에 의해 상기 캐패시터(C1)의 양단에는 제 3 도와 같이 V(op1-)의 전압으로 충전되기 시작하며, 이는 비교기(OP1)의 반전입력단(-)에 입력된다.Accordingly, in FIG. 2, at the point P1, the time constants of the resistor R1 and the capacitor C1 start to charge both ends of the capacitor C1 with a voltage of V (op1-) as shown in FIG. 3, which is a comparator OP1. Is input to the inverting input terminal (-).
제 2a 도의 P2점에서 입력데이터 Si가 "로우"로 떨어지면, 다이오드(D1)의 도통됨으로써 캐패시터(C1)의 충전전위 V(op1-)는 급속히 방전하게 됨으로 상기 캐패시터(C1) 양단의 파형은 입력 데이터에 따라 제 2b 도와 같이 비교기(OP1)의 반전단자에 입력된다. 한편, 비교기(OP1)의 비반전단자(+)에는 저항(R2-R3)에 의하여 제 2b 도의 VTH과 같이 설정된 기준전압 VTH1이 입력된다. 이때 비교기(OP1)는 기준전압 VTH1과 감쇄신호(OP1-) 전압을 반전 히스테리히스 비교하여 제 2c 도와 같은 출력 V(op10)을 출력한다. 여기서 저항(R2, R3)은 제 1 기준전압 VTH1를 만들기 위한 저항이며 R4는 비교기(OP1)의 반전, 비반전 입력을 절연(isolation)하기 위한 저항이며, R5는 비교기(OP1)가 오픈콜랙터(open collector) 형이므로 풀업용 저항이며 저항(R11)은 궤환용 저항이다. 제 1 감쇄부(10)의 전위 V(op-)가 제 2 도 (B)와 같을 때 비교기(OP1)의 비교전압은 다음과 같다.When the input data Si falls to " low " at point P2 in FIG. 2A, the charge potential V (op1-) of the capacitor C1 is rapidly discharged by conduction of the diode D1, so that the waveforms across the capacitor C1 are inputted. According to the data, it is input to the inverting terminal of the comparator OP1 as shown in the second diagram. On the other hand, the non-inverting terminal + of the comparator OP1 is input with the reference voltage VTH1 set as VTH of FIG. 2B by the resistors R2-R3. At this time, the comparator OP1 compares the reference voltage VTH1 and the attenuation signal OP1- voltage with an inverted hysteresis to output the output V (op10) equal to the second c degree. Here, the resistors R2 and R3 are resistors for making the first reference voltage VTH1, R4 is a resistor for isolating the inverting and non-inverting inputs of the comparator OP1, and R5 is an open collector of the comparator OP1. (open collector) type, so it is a pull-up resistor and resistor R11 is a feedback resistor. When the potential V (op−) of the
ⅰ)V(op10)가 0일 때I) When V (op10) is 0
ii)V(op10)가 VCC일 때ii) when V (op10) is VCC
따라서 히스테리히스 파형을 나타내면 제 3 도와 같다. 여기서 식 (1)의 Vref1이 제 2b 도의 VTH1이라고 하면 비교기(OP1)의 출력 V(op10)는 제 3c 도와 같다.Therefore, the hysteresis waveform is shown as the third degree. Here, if Vref1 in Equation (1) is VTH1 in FIG. 2B, the output V (op10) of the comparator OP1 is the same as the third c degree.
이때 제 2a 도의 IP와 같은 임펄스성의 노이즈가 입력되면 제 2b 도에서 임펄스성의 노이즈 IP는 IP1로 감쇄되며, IP1는 제 1 기준전압(VTH1) 레벨이 미치지 못하므로 비교기(OP1)의 출력에 영향을 미치지 못한다. 이와 같이 원치않는 임펄스성의 노이즈가 정상신호의 중간 또는 스텐바이(Stand by) 상태에서 입력될 때 감쇄되어 사라지게 된다.At this time, if impulsive noise such as IP of FIG. 2a is input, impulsive noise IP of FIG. 2b is attenuated to IP1, and IP1 does not reach the first reference voltage VTH1 level, thereby affecting the output of the comparator OP1. Can't reach As such, the unwanted impulsive noise is attenuated and disappeared when the normal signal is input in the middle or standby state.
그러나 펄스폭 T(제 2a 도)가 T'(제 2c 도)로 작아지므로 이를 원상 회복시키기 위하여 제 2 신호감쇄부(14)와 상용하여야 한다. 마찬가지로 제 2 신호감쇄부(14)는 제 1 신호감쇄부(10)과 동일한 동작을 하는 것으로써 다이오드(D2), 저항(R6), 캐패시터(C2)로 구성되어 있다. 비교기(OP1)의 출력 V(OP10)가 제 2e 도와 같이 입력될때 제 2 감쇄부(14)의 출력 V(op2-)는 제 2d 도와 같이 되고 출력(Signal output) So가 제 2e 도와 같이 된다. 제 2 비교부(16)는 비교기는 (OP2)와 저항 (R7, R8, R9, R10, R12)으로 구성된다. 그 동작은 제 1 비교부(12)의 동작과 같으며However, since the pulse width T (FIG. 2a) becomes small as T '(FIG. 2C), it must be compatible with the second signal attenuator 14 to restore it. Similarly, the second signal attenuator 14 has the same operation as that of the
ⅲ)[So가 0V일 때]Ⅲ) [When So is 0V]
ⅳ)[So가 VCC일 때]Ⅳ) [When So is VCC]
이다.to be.
따라서 식(3)의 기준전압 Uref3가 제 3d 도의 VTH2와 같다하면, 출력신호 So는 제 2e 도와 같다. 이때 상기한 제 1 도중 다수저항 및 캐패시터가 하기와 같이 R1=R6, D1=D2, C1=C2, R4=R9, R2=R7, R3=R8, R11=R12, OP1=OP2라고 하면 노이즈성의 임펄스 IP를 제외하고는 펄스폭이 그대로 희생되어 Si=So 가 된다.Therefore, if the reference voltage Uref3 of Equation (3) is equal to VTH2 in FIG. In this case, when the plurality of resistors and the capacitors during the first period are R1 = R6, D1 = D2, C1 = C2, R4 = R9, R2 = R7, R3 = R8, R11 = R12, OP1 = OP2, the noise impulse Except for IP, the pulse width is sacrificed as is and Si = So.
상술한 바와 같이 본 발명은 AM고주파 수신기에 있어서 수신되는 데이터에 노이즈성 임펄스가 실려 입력될 때 노이즈를 제거시켜서 데이터만 재생시키고 노이즈를 제거하는 회로로써 노이즈가 수신시스템에 오동작의 영향을 미치는 것을 방지할 수 있다.As described above, the present invention is a circuit that removes noise only when data is received in an AM high-frequency receiver and is inputted with noise impulses, thereby preventing noise from affecting a malfunction of the receiving system. can do.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890015045A KR920004375B1 (en) | 1989-10-19 | 1989-10-19 | Circuit for eliminating high frequency impulse noises |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890015045A KR920004375B1 (en) | 1989-10-19 | 1989-10-19 | Circuit for eliminating high frequency impulse noises |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910008982A KR910008982A (en) | 1991-05-31 |
KR920004375B1 true KR920004375B1 (en) | 1992-06-04 |
Family
ID=19290836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890015045A KR920004375B1 (en) | 1989-10-19 | 1989-10-19 | Circuit for eliminating high frequency impulse noises |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920004375B1 (en) |
-
1989
- 1989-10-19 KR KR1019890015045A patent/KR920004375B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910008982A (en) | 1991-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5533053A (en) | Low frequency common mode rejection in a clock circuit | |
US5654984A (en) | Signal modulation across capacitors | |
US4339727A (en) | Waveform converting circuit | |
KR100221692B1 (en) | Transmitter with modified carrier signal generating electronic device | |
KR950004756A (en) | Signal processing circuit | |
US5142554A (en) | Data separator with noise-tolerant adaptive threshold | |
US6041084A (en) | Circuit for optimal signal slicing in a binary receiver | |
AU571388B2 (en) | Multimode noise generator using digital fm | |
US4609839A (en) | Noise inverter circuit for a power line communication system | |
KR920004375B1 (en) | Circuit for eliminating high frequency impulse noises | |
GB2154105A (en) | Transceivers | |
US4757279A (en) | Method and apparatus for assisting a phase lock loop in obtaining acquisition | |
US5023562A (en) | Digitizing circuit for demodulated digital data signals | |
AU628154B2 (en) | Frequency shift keying modulation and demodulation for serial communication on a current loop | |
CA1180416A (en) | Timing recovery circuit | |
US4431930A (en) | Digital time domain noise filter | |
JPS6471246A (en) | Nonlinear filter and nonlinear filtering method | |
JPS6253967B2 (en) | ||
US20220190866A1 (en) | On-off keying receivers | |
EP0333491B1 (en) | An adaptive signal discrimination circuit and a method for discriminating high and low level of data signals | |
US6154066A (en) | Apparatus and method for interfacing integrated circuits having incompatible I/O signal levels | |
US4097687A (en) | Partial response system | |
EP0892493A1 (en) | Amplitude and phase demodulator circuit for signals with very low modulation index | |
EP0344615A2 (en) | Digital 2B1Q transmitter with high precision and linearity time domain response | |
JPH08139760A (en) | Optical receiver circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070509 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |