KR920003484Y1

KR920003484Y1 - Video-mode control circuit for 2 mode monitor

Info

Publication number: KR920003484Y1
Application number: KR2019890017430U
Authority: KR
Inventors: 윤주문
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1989-11-24
Filing date: 1989-11-24
Publication date: 1992-05-30
Also published as: KR910009632U

Abstract

내용 없음.No content.

Description

Video mode control circuit of 2-mode monitor

제1도는 본 발명에 따른 비디오모드 제어회로도.1 is a video mode control circuit diagram according to the present invention.

제2도는 제1도의 부분 동작 파형도.2 is a partial operational waveform diagram of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 모드 제어신호 발생부 12 : 제1영상신호 출력회로10: mode control signal generator 12: the first video signal output circuit

14 : 제2영상신호 출력회로 16 : 영상신호 드라이버14 second video signal output circuit 16 video signal driver

본 고안은 모니터의 영상신호 입력처리 회로에 관한 것으로, 특히 2모드 모노 모니터에서 수직동기신호에 따른 모드절환시 MDA/CGA신호를 처리 출력하는 회로에 관한 것이다.The present invention relates to a video signal input processing circuit of a monitor, and more particularly, to a circuit for processing and outputting an MDA / CGA signal during mode switching according to a vertical synchronization signal in a two-mode mono monitor.

현재 모니터는 컴퓨터 시스템 비디오 카드의 종류에 따른 영상신호를 처리하여 디스플레이 하기 위해 멀티싱크 모니터로 개발되어 가고 있다.Currently, monitors are being developed as multi-sync monitors to process and display video signals according to the type of computer system video card.

현재 비디오카드는 TTL모노크롬, MDA(Mono Display Adapter), CGA(Color Graphics Adapter), EGA(Enhanced Graphics Adapter), VGA(Video Graphiecs Adapter)등이 있으며, 상기 각 비디오카드들은 수평동기 주파수가 각각 들리고, 수평.수직동기 주파수가 조금씩 다르다.Current video cards include TTL Monochrome, Mono Display Adapter (MDA), Color Graphics Adapter (CGA), Enhanced Graphics Adapter (EGA), Video Graphiecs Adapter (VGA), and each video card has a horizontal synchronization frequency. Horizontal and vertical sync frequencies are slightly different.

상기와 같은 비디오카드로 부터 제공되는 연상신호를 모니터가 입력하여 처리하기 위해서는, 상기 모니터내에는 각 어답터의 종류에 따른 영상신호를 처리하여 CRT(Cathode Ray Tube)로 드라이드 하도록 하는 영상처리 회로를 가져야 한다.In order for the monitor to input and process associative signals from the video card as described above, the monitor must have an image processing circuit for processing the video signals according to the types of the adapters and driving them to a CRT (Cathode Ray Tube). do.

상기와 같은 비디오 어답터중 MDA의 영상신호를 처리하는 모니터에서 칼라 영상신호를 출력하는 CGA의 출력영상을 디스플레이하기 위한 종래의 영상처리 회로는 메모리 예를들면 PROM(Programable Read Only Memory)를 사용하여 색신호(R, G, B)를 혼합처리 하여 왔다.A conventional image processing circuit for displaying an output image of a CGA that outputs a color image signal in a monitor that processes an image signal of an MDA among the video adapters described above uses a memory, for example, a PROM (Programmable Read Only Memory). (R, G, B) has been mixed.

그러나 상기와 같이 PROM를 사용하여 적(R : Red), 녹(G : Green), 청(B : Blue)의 색신호를 처리하는 방식은 회로의 구성 매우 복잡할 뿐만 아니라 제조원가도 비싸기 때문에 실용성이 떨어지는 문제가 있어왔다.However, the method of processing the red (R: red), green (G: green), and blue (B: blue) color signals using the PROM as described above is not practical because the circuit configuration is very complicated and the manufacturing cost is high. There has been a problem.

따라서 본 고안의 목적은 비디오 카드의 종류에 따라 달리 출력되는 수직동기신호에 따라 모드스위치하여 MDA/CGA의 영상신호를 선택하여 출력토록 하는 2모드 모니터의 모드절환회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a mode switching circuit of a two-mode monitor that selects and outputs a video signal of MDA / CGA by mode switching according to a vertical synchronous signal output according to the type of video card.

이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 2모드 비디오 절환회로도로서, 수직동기 신호단자(VS)와 접지사이에 저항(R1)과 캐패시터(C1)이 직렬 접속되어 입력 수직동기신호를 저역 필터링하는 저역필터링 수단과, 상기 수직동기신호 입력단자(VS)에 일측 입력단자가 접속되고 또다른 입력단자가 상기 저항(R1)에 저항(R2)을 게재하여 접속되어 두입력을 배타적 부논리합 출력하는 제1배타적 부논리합 게이트(이하 EXNOR이라 함)(5)와, 상기 저항(R2)의 출력과 전원전압을 입력하는 저항(R3)을 출력하는 배타적 부논리합 출력하는 제2EXNOR(7)로 구성되어 입력 수직동기신호에 따른 모드절환 스위칭신호를 출력하는 모드 제어신호 발생부(10)와, 비디오신호의 입력을 증폭하여 CRT(도시하지 않음)으로 드라이브하는 영상드라이브 앰프(16)와, MDA영상신호(Video) 입력단자(G4)와 상기 영상드라이브 앰프(16)사이에 직렬 접속된 3-버퍼(3-State Buffer : 이하 버퍼라함(BUF4) 및 다이오드(D4)와, 일측이 전원전압(VCC)에 접속되어 상기 버퍼(BUF4)의 출력단자에 접속된 출력 레벨설정저항(R7)과 상기 제2EXNOR(7)의 출력을 반전하여 상기 버퍼(BUF4)의 출력을 제어하는 인버터(INT)로 구성된 제1영상신호 출력회로(12)와, 적색단자(G1)와 녹색단자(G2) 및 청색단자(G3) 각각 상기 영상드라이브 앰프(16) 사이에 각각 직렬 접속된 버퍼(BUF1-BUF3)와 다이오드(D1-D3), 상기 버퍼(BUF1-BUF3)의 출력을 조절하는 저항(R4-R6)으로 구성된 제2영상출력회로(14)로 구성된다.1 is a diagram of a two-mode video switching circuit according to the present invention, comprising: a low pass filtering means for low-pass filtering an input vertical synchronous signal by connecting a resistor R1 and a capacitor C1 in series between a vertical synchronous signal terminal VS and a ground; And a first exclusive negative logic for connecting one input terminal to the vertical synchronous signal input terminal VS and another input terminal connected to the resistor R1 by placing a resistor R2 to output an exclusive negative logic output between the two inputs. A second EXNOR (7) outputting a gate (hereinafter referred to as EXNOR) 5 and an exclusive negative logic outputting an output of the resistor (R2) and a resistor (R3) for inputting a power supply voltage to the input vertical synchronization signal. A mode control signal generator 10 for outputting a mode switching signal according to the present invention, an image drive amplifier 16 for amplifying an input of a video signal and driving the CRT (not shown), and an MDA video signal input terminal. G4 and the video 3-buffer (BUF4) and diode D4, which are connected in series between the Eve amplifiers 16, and one side thereof are connected to the power supply voltage VCC, and thus the output terminal of the buffer BUF4. A first video signal output circuit 12 composed of an output level setting resistor R7 connected to the inverter and an inverter INT for inverting the output of the second EXNOR 7 to control the output of the buffer BUF4, and red A buffer BUF1-BUF3, a diode D1-D3, and a buffer BUF1-BUF3 connected in series between the terminal G1, the green terminal G2, and the blue terminal G3, respectively, respectively, between the image drive amplifier 16. A second image output circuit 14 composed of resistors R4-R6 for regulating the output of the < RTI ID = 0.0 >

제2도는 제1도의 부분 동작 파형도이다.2 is a partial operation waveform diagram of FIG.

상기 제2도를 참조하여 제1도의 동작예를 설명한다.An operation example of FIG. 1 will be described with reference to FIG. 2.

지금 수직동기신호 입력단자(VS)로 중앙처리장치(컴퓨터 시스템내에 있는 것으로 도시하지 않음)으로 부터 제2a도와 같은 네가티브 형태의 MDA 수직동기신호가 입력되면, 이는 저항(R1)과 캐패시터(C1)에 의해 필터링 되어진다. 따라서 제1EXNOR(5)에는 제2a도의 (A)와 같은 네가티브의 MDA수직동기신호와 상기 저항(R1)과 캐패시터(C1)에 의해 필터링 된 신호 "하이"가 입력된다.Now, when the vertical synchronizing signal input terminal VS is input from the central processing unit (not shown in the computer system) to the negative type MDA vertical synchronizing signal as shown in Fig. 2a, it is a resistor R1 and a capacitor C1. Filtered by Accordingly, a negative MDA vertical synchronizing signal as shown in FIG. 2A (A) and a signal " high " filtered by the resistor R1 and the capacitor C1 are input to the first EXNOR 5.

이때 제1EXNOR(5)의 일측에 "하이"신호가 입력되는 것은 네가티브 주기가 포지티브 주기보다 대단히 적기 때문에 캐패시터(C1)에 충전작용이 일어나 저역필터링 출력하기 때문이다.At this time, the "high" signal is input to one side of the first EXNOR 5 because the negative period is much less than the positive period, and thus the charging operation occurs in the capacitor C1 to output low pass filtering.

그러므로 수직동기신호 입력단자(VS)로 제2a도와 같은 MDA의 수직동기신호가 입력되면 제1EXNOR(5)은 입력동기신호와 동일한 동기신호를 동기신호 발생회로(도시하지 않음)으로 출력하게 된다. 또 저항(R1)과 캐패시터(C1)의 필터링 출력을 입력하는 제2EXNOR(7)은 두 입력이 "하이"임으로 논리 "하이"을 제1, 제2영상출력회로(12), (14)의 스위칭 제어신호를 출력한다.Therefore, when the vertical synchronous signal of MDA as shown in FIG. 2a is input to the vertical synchronous signal input terminal VS, the first EXNOR 5 outputs the same synchronous signal as the input synchronous signal to the synchronous signal generating circuit (not shown). In addition, the second EXNOR 7 which inputs the filtering outputs of the resistor R1 and the capacitor C1 has a logic "high" because the two inputs are "high", so that the first and second image output circuits 12, 14 Output a switching control signal.

상기 제2EXNOR(7)의 출력이 논리 "하이"임으로 버퍼(BUF1-BUF4)중 MDA의 영상신호(Video)을 입력하는 버퍼(BUF4)만이 인버터(INT)출력 "로우"에 의해 다이오드(D4)의 에노드로 입력된다.Since the output of the second EXNOR 7 is logic " high ", only the buffer BUF4 for inputting the MDA video signal Video among the buffers BUF1-BUF4 is driven by the inverter DINT output " low " Entered as the anode of.

그리고 버퍼(BUF1-BUF3)는 제2EXNOR(7)의 논리 "하이"에 의해 오프되며, 이로 인해 CGA의 적, 녹, 청(R, G, B)는 차단된다.The buffers BUF1-BUF3 are turned off by the logic " high " of the second EXNOR 7, thereby blocking the red, green, blue (R, G, B) of the CGA.

한편 상기 버퍼(BUF4)를 통한 MDA의 비디오신호로 저항(R7)에 의해 적정 레벨로 되어진 후 다이오드(D4)를 통해 영상드라이브 앰프(16)에 입력된다.On the other hand, the video signal of the MDA through the buffer BUF4 is set to an appropriate level by the resistor R7 and then input to the image drive amplifier 16 through the diode D4.

따라서 모드 제어신호 발생부(10)로 부터 논리 "하이"신호를 출력하면 단자(G1-G4)로 입력되는 신호중 단자(G4)로 입력되는 MDA영상신호만이 영상드라이브 앰프(16)를 통해 CRT에서 디스플에이된다.Therefore, when the logic "high" signal is output from the mode control signal generator 10, only the MDA video signal input to the terminal G4 among the signals input to the terminals G1-G4 is connected to the CRT through the image drive amplifier 16. On display.

만약 모니터가 CGA모드로 동작하여 컴퓨터로 부터 제2b도와 같은 포지티브 형태의 CGA수직동기신호가 단자(VS)로 입력되면, 제1EXNOR(5)의 단자(A)는 제2도와 같이 포지티브로 되고, 단자(B)는 저항(R1)과 캐패시터(C1)에 의한 필터링 동작에 의해 논리 로우가 입력된다.If the monitor operates in the CGA mode and a positive CGA vertical synchronous signal of the second type from the computer is input to the terminal VS, the terminal A of the first EXNOR 5 becomes positive as shown in FIG. The terminal B is inputted with a logic low by a filtering operation by the resistor R1 and the capacitor C1.

따라서 제1EXNOR(5)은 제2b도와 같은 네가티브 형태의 수직동기신호와 논리 "로우"를 배타적 부논리합하여 출력함으로 그 출력은 제2b도의 (C)와 같이 포지티브 형태의 수직동기신호를 동기신호 발생회로로 출력하며, 제2EXNOR(7)은 제2b도의 (D)와 같이 논리 "로우"의 신호를 출력한다.Accordingly, the first EXNOR 5 outputs a negative negative logic sum of a negative vertical synchronizing signal as shown in FIG. 2b and a logic " low ", and its output generates a synchronizing signal as a positive vertical synchronizing signal as shown in Fig. 2b. The second EXNOR 7 outputs a logic "low" signal as shown in FIG. 2D (D).

그러므로 단자(G4)로 입력되는 MDA의 영상신호를 입력하는 버퍼(BUF4)는 오프되어지고, 단자(G1-G3)로 입력되는 CGA의 적, 녹, 청색의 영상신호를 입력하는 버퍼(BUF1-BUF3)가 "온"된다. 상기 버퍼(BUF1-BUF3)의 "온"에 의하여 CGA의 R, G, B영상신호는 각각의 다이오드(D1-D3)로 입력되는데 이때 각 버퍼(BUF1-BUF3)의 출력 영상색신호 R, G, B들의 레벨은 적정값으로 설정된 저항(R4-R6)에 의해 조절된다.Therefore, the buffer BUF4 for inputting the video signal of the MDA input to the terminal G4 is turned off, and the buffer BUF1-for inputting the red, green and blue video signals of the CGA input to the terminals G1-G3. BUF3) is "on". The R, G, and B image signals of the CGA are input to the respective diodes D1-D3 by the " on " of the buffers BUF1-BUF3. At this time, the output image color signals R, G, The level of Bs is adjusted by the resistors R4-R6 set to appropriate values.

따라서 상기 버퍼(BUF1-BUF3)로 부터 출력되는 CGA의 색신호들은 적당한 비율로 다이오드(D1-D3) 및 저항(R4-R6)들에 의해 혼합(Mixing)되어 영상드라이브 앰프(16)를 통해 CRT로 입력됨으로써 모니터는 CGA모드로 동작된다.Therefore, the color signals of the CGA output from the buffers BUF1-BUF3 are mixed by the diodes D1-D3 and the resistors R4-R6 at an appropriate ratio to the CRT through the image drive amplifier 16. By input, the monitor is operated in CGA mode.

상술한 바와같이 본 고안은 간단한 로직게이트 및 필터회로로써 모드에 따른 수직동기신호를 모드 제어신호로 발생하고, 3-스테이트버퍼를 사용하여 상기 모드 제어신호에 의해 MDA/CGA비디오모드를 제어하여 색신호의 출력을 제어함으로서 간단한 회로의 구성으로써 영상입력을 자동 절환할 수 있다.As described above, the present invention is a simple logic gate and filter circuit that generates a vertical synchronizing signal according to a mode as a mode control signal, and controls the MDA / CGA video mode by the mode control signal using a 3-state buffer to control the color signal. By controlling the output of the circuit, the video input can be automatically switched by a simple circuit configuration.

Claims

In a video mode control circuit of a two-mode monitor having an image drive amplifier 16 that amplifies an input image signal and drives the CRT, a resistor R1 and a capacitor C1 between the vertical synchronous signal terminal VS and ground. A low pass filtering means for low-pass filtering the input vertical synchronization signal connected in series, one input terminal connected to the vertical synchronization signal input terminal VS, and another input terminal providing a resistor R2 to the resistor R1; And a first exclusive negative logic gate (hereinafter referred to as EXNOR) 5 connected to each other and outputting an exclusive negative logic output of two inputs, and a resistor R3 for inputting an output of the resistor R2 and a power supply voltage. A mode control signal generator 10 configured to output a mode switching signal according to an input vertical synchronization signal, an MDA video signal input terminal G4, and the video drive amplifier 16 between serial 3-level buffer (BUF4 and diode D4) connected, and an output level setting resistor connected to an output terminal of the buffer BUF4, one side of which is connected to a power supply voltage VCC. A first image signal output circuit 12 including a red terminal G1 and a green terminal (R7) and an inverter INT for inverting the output of the second EXNOR 7 to control the output of the buffer BUF4. A resistor for regulating the outputs of the buffers BUF1-BUF3, diodes D1-D3, and the buffers BUF1-BUF3 connected in series between the video drive amplifier 16, respectively, G2) and the blue terminal G3, respectively. And a second image output circuit (14) consisting of R4-R6).