KR920003009B1 - Power-up method and circuit using p-mos transistor - Google Patents

Power-up method and circuit using p-mos transistor Download PDF

Info

Publication number
KR920003009B1
KR920003009B1 KR1019890015221A KR890015221A KR920003009B1 KR 920003009 B1 KR920003009 B1 KR 920003009B1 KR 1019890015221 A KR1019890015221 A KR 1019890015221A KR 890015221 A KR890015221 A KR 890015221A KR 920003009 B1 KR920003009 B1 KR 920003009B1
Authority
KR
South Korea
Prior art keywords
transistor
pmos transistor
gate
signal
drain
Prior art date
Application number
KR1019890015221A
Other languages
Korean (ko)
Other versions
KR910008922A (en
Inventor
심재광
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019890015221A priority Critical patent/KR920003009B1/en
Publication of KR910008922A publication Critical patent/KR910008922A/en
Application granted granted Critical
Publication of KR920003009B1 publication Critical patent/KR920003009B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

A PMOS transistor (M2) receives power level charging signals and charge enable signals through its source, while its drain is connected to the source of a PMOS transistor (M3). The source of a PMOS transistor (M4) and the drain of an NMOS transistor (M5) are commonly connected to the gate of a PMOS transistor (M3). The source of an NMOS transistor (M1) and the drain of a PMOS transistor (M3) are commonly connected to both one side of a MOS capacitor (Cb) and to the source of a PMOS transistor (M6). Step-up signals are supplied through an inverter (I) to the gate of the PMOS transistor (M6). The circuit simplifies the constitution, as well as improving the reliability.

Description

피모스트랜지스터를 이용한 승압회로Step-up circuit using PIM transistor

제1도는 종래의 승압 회로도.1 is a conventional boost circuit.

제2도는 본 발명의 피모스트랜진스터를 이용한 승압 회로도.Figure 2 is a boost circuit diagram using the PMOS transistor.

제3도는 제2도의 동작 타이밍도.3 is an operation timing diagram of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

M1,M5,M8,-M10: 엔모스트랜지스터M 1 , M 5 , M 8 , -M 10 : Enmotransistor

M2-M4,M6, : 피모스트랜지스터M 2 -M 4 , M 6 ,: PMOS transistor

Cb : 승압용 모스캐패시터 ø1: 승압 세트신호,Cb: Step-up MOS capacitor ø 1 : Step-up set signal,

ø2: 승압 리세트신호 ø3: 충전 에이블신호,ø 2 : Boost reset signal ø 3 : Charge enable signal,

ø4: 충전 디스에이블신호 ø5: 승압 구동신호,ø 4 : Charge disable signal ø 5 : Step-up drive signal,

øP: 전원레벨 충전신호 øX: 워드선 구동신호ø P : Power level charging signal ø X : Word line drive signal

본 발명은 피모스트랜지스터(P-Mos Transistor)를 이용한 워드선(Word Ling)승압회로에 관한 것으로, 특히 다이나믹 램(Dynamic RAM)의 워드선 승압시 억세스타임(Access Time)을 개선함은 물론 게이트 졀연물질에 높은 전압이 걸리는 것을 방지하여 트랜지스터의 신뢰성을 높이도록 한 피모스트랜지스터를 이용한 워드선 승압회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a word line boosting circuit using a P-Mos Transistor, and more particularly, improves the access time when boosting the word line of a dynamic RAM. The present invention relates to a word line boosting circuit using a PMOS transistor which prevents high voltages from being applied to the transistor to increase the reliability of the transistor.

제1도는 종래의 승압회로로서, 이에 도시된 바와 같이 콘트롤신호[øc2]가 인가되는 인에이블/승압제어회로(CKT)의 일측출력단자가 모스트랜지스터(M1),(M2)의 게이트 및 모스캐패시터(C1)에 접속되고, 타측출력단자가 모스트랜지스터(M3)의 게이트에 접속되며, 전원전압(Vcc)이 모스트랜지스터(M2)의 드레인에 인가되게 접속되어, 그의 소스가 모스캐패시터(C1)의 일단 및 모스트랜지스터(M3)를 거쳐 접지되고, 콘트롤클럭(øc1)이 인가되는 충전회로(Precharge Circuit)(PC)는 승압시작신호(øB)가 인가되는 승압용 모스캐패시터(Cb)의 일단 및 모스트랜지스터(M1)의 드레인에 접속된 후 그의 소스가 출력단에 접속됨과 동시에 게이트에 리세트 신호가 인가되는 모스트랜지스터(M4)를 거쳐 접지되게 구성되어 있다.1 is a conventional boost circuit, and as shown therein, one side output terminal of the enable / step-up control circuit CKT to which the control signal [ø c2 ] is applied is connected to the gates of the transistors M 1 and M 2 , and Connected to the MOS capacitor C 1 , the other output terminal is connected to the gate of the MOS transistor M 3 , the power supply voltage Vcc is connected to the drain of the MOS transistor M 2 , and a source thereof is connected to the MOS capacitor. Step-up MOS for grounding via one end of (C 1 ) and the MOS transistor (M 3 ), to which the control clock (ø c1 ) is applied, to which the boost start signal (ø B ) is applied. It is configured to be connected to one end of the capacitor Cb and the drain of the MOS transistor M 1 , and to be grounded through the MOS transistor M 4 , whose source is connected to the output terminal and a reset signal is applied to the gate.

이와 같이 구성된 종래의 회로는 충전회로(PC)에 의하영 승압용 모스캐패시터(Cb)에 충전되고, 구동시작신호인 콘트롤신호(øC2)에 의해 인에이블/승압제어회로(CKT)가 동작되어, 모스트랜지스터(M1)(M2)의 게이트 및 모스캐패시터(C1)에 고전위로 충전하고 이와 거의 동시에 승압시작신호(ø8)가 고전위로 인가되어, 승압용 모스캐패시터(M1)의 충전전암이 승압되고, 이승압용 모스캐패시터(Cb)의 충전전압이 모리트랜지스터(Cb)를 통해 워드선 구동신호(øX)로 출력됨에 따라 그 워드선 구동신호(øX)가 승압된다.The conventional circuit configured as described above is charged in the boosting MOS capacitor Cb by the charging circuit PC, and the enable / step-up control circuit CKT is operated by the control signal ø C2 which is a driving start signal. In addition, the gate of the MOS transistor M 1 (M 2 ) and the MOS capacitor C 1 are charged at high potential, and at the same time, the boost start signal ø 8 is applied at a high potential, thereby increasing the voltage of the MOS capacitor M 1 for boosting. The pre-charging arm is boosted and the word line driving signal? X is boosted as the charging voltage of the MOS capacitor Cb for boosting voltage is outputted as the word line driving signal? X through the mori transistor Cb.

한편, 고전위의 리세트신호(øR)가 인가되면, 모스트랜지스터(M4)가 도통되어 워드선 구동신호(øX)가 접지전위로 된다. 그러나 이와 같은 종래의 승압회로에 있어서는 엔모스(NMOS) 트랜지스터만을 사용하여 회로가 복잡해지고, 이에 따라 레이아웃 및 제어회로 설계에 어려움이 뒤따르고, 공급전압 또는 그 이상의 전압을 전달하는 소자로 엔모스트랜지스터를 사용함으로써 전달속도가 느리고, 높은 전압을 전달하기 위해 엔모스트랜지스터의 게이트 전압을 승압해야 하는데, 게이트 절연물질이 높은 전장으로 인해 손상될 우려가 있으므로 게이트 절연물질이 두꺼워야 하는 문제점이 있다.On the other hand, when the high potential reset signal? R is applied, the MOS transistor M 4 is conducted so that the word line driving signal? X becomes the ground potential. However, in the conventional boosting circuit, the circuit is complicated by using only NMOS transistors. Accordingly, the layout and control circuits are difficult to design, and the enMOS transistor is a device that delivers a supply voltage or higher voltage. By using a slow transfer speed, and to boost the gate voltage of the NMOS transistor to deliver a high voltage, there is a problem that the gate insulating material has to be thick because the gate insulating material may be damaged by the high electric field.

본 발명은 상기와 같은 종래의 문제점을 감안하여, 워드선 구동신호를 빠른 시간내에 승압시킬 수 있고, 워드선 구동신호의 전달소자로서 피모스트랜지스터를 사용하여 회로를 간단히 구성할 수 있게 창안한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.SUMMARY OF THE INVENTION In view of the above conventional problems, the present invention is capable of boosting a word line driving signal in a short time, and a circuit can be easily constructed by using a MOS transistor as a transfer element of the word line driving signal. This will be described in detail with reference to the accompanying drawings.

제2도는 본 발명의 피모스트랜지스터를 이용한 승압회로도로서, 이에 도시한 바와 같이 전원레벨 충전(Precharge)신호(øP) 및 충전 인에이블신호(ø3)가 피모스트랜지스터(M2)의 소스 및 게이트에 각기 인가되게 접속하여, 그의 드레인을 백게이트바이어스(Back Gate Bias)가 된 피모스트랜지스터(M3)의 소스에 접속하고, 충전 디스에이블신호(ø4)가 피모스트랜지스터(M4)의 게이트 및 엔모스트랜지스터(M5)의 게이트에 인가되게 접속하여, 그 피모스트랜지스터(M4)의 소스 및 엔모스트랜지스터(M5)의 드레인을 상기 피모스트랜지스터(M3)의 게이트에 공통접속하며, 드레인 및 게이트에 전원(Vcc)이 인가되는 엔모스트랜지스터(M1)의 소스 및 상기 피모스트랜지스터(M3),(M4)의 드에인을 일측에 승압 구동신호(ø5)가 인가되는 승압용 모스캐패시터(Cb)의 타측 및 백게이트 바이어스된 피모스트랜지스터(M6)의 소스에 공통접속하고, 피모스트랜지스터(M7) 및 엔모스트랜지스터(M8)로 구성되어 승압 세트신호(ø1)를 반전시키는 인버터(I)의 출력측을 상기 피모스트랜지스터(M6)의 게이트에 접속하고, 그 피모스트랜지스터(M6)의 드레인을 게이트에 전원(Vcc)이 인가되는 엔모스트랜지스터(M9) 및 게이트에 승압 리세트신호(ø2)가 인가되는 엔모스트랜지스터(M10)를 통해 접지하여, 상기 피모스트랜지스터(M6)의 드레인 및 엔모스트랜지스터(M9)의 드레인 접속점에서 워드선 구동신호(øX)가 출력되게 구성한 것으로, 이화 같이 구성된 본 발명의 작용효과를 제3도의 파형도를 참조하여 상세히 설명하면 다음과 같다.2 is a step-up circuit diagram using the PMOS transistor of the present invention, and as shown in FIG. 2, the power level precharge signal ø P and the charge enable signal ø 3 are the source of the PMOS transistor M 2 . And a drain thereof is connected to a gate, respectively, and a drain thereof is connected to a source of a PMOS transistor M 3 which becomes a back gate bias, and a charge disable signal ø 4 is applied to the PMOS transistor M 4. ) of a gate of the gate and a NMOS transistor (M 5) is applied to be connected to the gate, and the PMOS transistor (M 4) source and the NMOS transistor (M 5), said PMOS transistor (M 3), the drain of the The common connection to the source of the MOS transistor M 1 , to which the power supply Vcc is applied to the drain and the gate, and the drain of the PMOS transistors M 3 and M 4 are boosted to one side. of the step-up capacitor (Cb) to which ø 5 ) is applied. Inverter connected in common to the source of the other side and the back gate biased PMOS transistor (M 6 ), and composed of a PMOS transistor (M 7 ) and an enMOS transistor (M 8 ) to invert the boost set signal (ø 1 ) ( connecting the output side of I) to the gate of the PMOS transistor (M 6), and the PMOS transistor (M 6) power supply (Vcc) MOS transistor yen that is applied to the drain of the gate (M 9) and the step-up the gate The word line driving signal ø at the drain connection point of the drain of the MOS transistor M 6 and the drain of the MOS transistor M 9 by grounding through an en-mo transistor M 10 to which a reset signal ø 2 is applied. X ) is configured to be output, and described in detail with reference to the waveform diagram of FIG.

전원(Vcc)이 인가되면, 그 전원(Vcc)은 엔모스트랜지스터(M1)를 통해 노드(N1)에 인가되어 충정된다.When the power source Vcc is applied, the power source Vcc is applied to the node N 1 through the enMOS transistor M 1 and charged.

즉, 이때 전원(Vcc)은 제3c도에 도시한 바와 같이 엔모스트랜지스터(M1)의 드레스홀드전압(VT)만큼 강압된(Vcc-VT)후 노드 (N1)에 인가되어 충전된다.That is, at this time, the power source Vcc is charged to the node N 1 after being stepped down (Vcc-V T ) by the dresshold voltage V T of the NMOS transistor M 1 , as shown in FIG. 3C. do.

이와 같은 상태에서 전원레벨 충전신호(øP)가 제3a도에 도시한 바와 같이 저전위 상태이고, 충전 인에이블신호(ø3)가 제3b도에 도시한 바와 같이 고전위상태이면 피모스트랜지스터(M2)가 오프되고, 충전 디스에이블신호(ø4)가 제3d도에 도시한 바와 같이 고전위 상태이면 피모스트랜지스터(M4)는 오프되고 엔모스트랜지스터는 온되며, 이 엔모스트랜지스터(M5)의 온에 의해 피모스트랜지스터(M3)의 게이트에 저전위가 인가되어 그 피모스트랜지스터(M3)가 온상태로 된다. 또한, 이때 승압 세트신호(ø1)가 제3f도에 도시한 바와 같이 저전위 상태이면, 인버터(I)의 피모스트랜지스터(M7)는 온되고, 엔모스트랜지스터(M8)는 오프되므로 피모스트랜지스터(M6)의 게이트인 노드(N2)에 고전위가 출력되어 그 피모스트랜지스터(M6)가 오프되고, 또한, 이때 승압 리세트신호(ø2)가 제3e도에 도시한 바와 같이 고전위 상태이면 엔모스트랜지스터(M9,M10)가 온되므로 워드선 구동신호(øX)는 제3h도에 도시한 바와 같이 저전위로 출력된다.In this state, when the power level charging signal ø P is in the low potential state as shown in FIG. 3a and the charge enable signal ø 3 is in the high potential state as shown in FIG. 3b, the PMOS transistor When (M 2 ) is off and the charge disable signal (ø 4 ) is in a high potential state as shown in FIG. 3d, the PMOS transistor M 4 is turned off and the MOS transistor is turned on. (M 5) is applied with the low potential to the gate of the PMOS transistor (M 3) by one of its PMOS transistor (M 3) is turned on. Further, at this time, if the boost set signal ø 1 is in the low potential state as shown in FIG. 3f, the PMOS transistor M 7 of the inverter I is turned on, and the enmo transistor M 8 is turned off. PMOS transistor (M 6) is the output high potential to the gate node (N 2) of the PMOS transistor (M 6) is off, and, at this time is shown in the 3e also step-up reset signal (ø 2) As described above, since the enMOS transistors M 9 and M 10 are turned on in the high potential state, the word line driving signal ø X is output at a low potential as shown in FIG. 3H.

이dhk 같은 상태에서 메모리를 억세스(Access)하게 되어, 전원레벨 충전신호(øp) 및 충전 인에이블 신호(ø3)가 제3a,b도에 도시한 바와 같이 고전위 및 저전위 상태로 되면, 피모스트랜지스터(M2)가 온되고, 이에 따라 상기 고전위의 전원레벨 충전신호(øp)가 피모스트랜지스터(M2),(M3)를 통해 노드(N1)에 인가되므로 그 노드(N1)의 충전 전압레벨은 제3c도에 도시한 바와 같이 전원(Vcc) 전압레벨로 된다.When the memory is accessed in this dhk-like state and the power level charging signal ø p and the charge enable signal ø 3 become high potential and low potential as shown in FIGS. , The PMOS transistor M 2 is turned on, and thus the high potential power level charging signal ø p is applied to the node N 1 through the PMOS transistors M 2 and M 3 . The charging voltage level of the node N 1 becomes the power supply Vcc voltage level as shown in FIG. 3C.

또한, 이때 승압 리세트신호(ø2)가 제3e도에 도시한 바와 같이 저전위상태로 되면 엔모스트랜지스터(M10)가 오프되고, 승압 세트신호(ø1)가 제3f도에 도시한 바와 같이 고전위상태로 되면, 인버터(I1)의 피모스트랜지스터(M7)는 오프되고, 엔모스트랜지스터(M8)는 온되어 노드(N2)에 저전위가 출력되므로 피모스트랜지스터(M6)가 온되고, 이와 동시에 충전 디스에이블신호(ø4)가 제3d도에 도시한 바와 같이 저전위 상태로 되면, 엔모스트랜지스터(M5)는 오프되고, 피모스트랜지스터(M4)는 온되어, 노드(N4)는 노드(N1)와 같은 전압 상태, 즉, 소트(Short) 상태가 된다.At this time, when the boost reset signal ø 2 becomes in the low potential state as shown in FIG. 3e, the enMOS transistor M 10 is turned off, and the boost set signal ø 1 is shown in FIG. 3f. As described above, when the electric potential becomes high, the PMOS transistor M 7 of the inverter I 1 is turned off and the NMOS transistor M 8 is turned on so that a low potential is output to the node N 2 . When M 6 ) is turned on and at the same time the charge disable signal ø 4 is brought into a low potential state as shown in FIG. 3d, the NMOS transistor M 5 is turned off and the PMOS transistor M 4 is turned off. Is turned on, and node N 4 is in the same voltage state as node N 1 , that is, in a sort state.

따라서, 이때 노드(N1)의 충전전압은 피모스트랜지스터(M6)를 통해 제3h도에 도시한 바와 같이 워드선 구동신호(øX)로 출력된다. 이때 승압 구동신호(ø5)가 제3g도에 도시한 바와 같이 고전위상태로 되면, 노드(N1)의 충전 전압인 승압용 모스캐패시터(Cb)의 충전 전압이 제3c도에 도시한 바와같이 승압되고, 이와 같이 승압된 전압은 피모스트랜지스터(M6)를 통해 제3도의 (자)에 도시한 바와 같이 워드선 구동신호(øX)로 출력된다.Therefore, at this time, the charging voltage of the node N 1 is output as a word line driving signal ø X as shown in FIG. 3h through the PMOS transistor M 6 . At this time, when the boost driving signal ø 5 is in the high potential state as shown in FIG. 3g, the charging voltage of the boosting MOS capacitor Cb, which is the charging voltage of the node N 1 , is as shown in FIG. 3c. as is the step-up, voltage step-up in this manner is output to the PMOS transistor (M 6), the one word line drive signal (ø X) as shown in the third degree (I) via.

이상에서와 같이 본 발명은 워드선 구동신호를 빠른 시간내에 승압시킬 수 있게되므로 억세스타임을 개선할 수 있고, 워드선 구동신호의 전달소자로서 피모스트랜지스터를 사용하므로 게이트 절연물질에 높은 잔압이 걸리는 것을 방지할 수 있어 트랜지스터의 신뢰성을 높일 수 있음은 물론 회로구성을 간단히 할 수 있고, 레이아웃 설계도 간단해지는 효과가 있게 된다.As described above, according to the present invention, since the word line driving signal can be boosted quickly, the access time can be improved, and since the PMOS transistor is used as the transfer element of the word line driving signal, high residual voltage is applied to the gate insulating material. This prevents the transistor from increasing the reliability of the transistor, simplifies the circuit configuration, and simplifies the layout design.

Claims (2)

전원레벨 충전신호(øP) 및 충전 인에이블신호(ø3) 가 피모스트랜지스터(M2)의 소스에 인가되게 접속하여, 그의 드레인을 피모스트랜지스터(M3)의 소스에 접속하고, 충전 디스에이블신호(ø4)가 피모스트랜지스터(M4) 및 엔모스트랜지스터(M5)의 게이트에 공통인가되게 접속하여, 그 피모스트랜지스터(M4)의 소스 및 엔모스트랜지스터(M5)의 드레인을 상기 피모스트랜지스터(M3)의 게이트에 공통접속하여, 게이트 및 드레인에 전원이 인가되는 엔모스트랜지스터(M1)의 소스 및 상기 피모스트랜지스터(M3),(M4)의 드레인을 일측에 승압 구동신호(ø5)가 인가되는 승압용 모스캐패시터(Cb)의 타측 및 피모스트랜지스너(M6)의 소스에 공통접속하고, 승압 세트신호(ø1)가 인버터(I)를 통해 상기 피모스트랜지스터(M6)의 게이트에 인가되게 접속하며, 그 피모스트랜지스터(M6)의 드레인을 게이트에 전원이 인가되는 엔모스트랜지스터(M9) 및 게이트에 승압 리세트신호(ø2)가 인가되는 엔모스트랜지스터(M10)를 통해 접지하여, 상기 피모스트랜지스터(M6)의 드레인측에서 워드선 구동신호(øx)가 출력되게 구성한 것을 특징으로 하는 피모스트랜지스터를 이용한 승압회로.The power supply level charging signal ø P and the charge enable signal ø 3 are connected to the source of the PMOS transistor M 2 , the drain thereof is connected to the source of the PMOS transistor M 3 , and the charging is performed. disable signal (ø 4) the PMOS transistor (M 4) and yen in common is to be connected to the gate of the MOS transistor (M 5), the PMOS source and NMOS transistors of the transistor (M 4) (M 5) A drain of the PMOS transistor M 3 is commonly connected to the gate of the PMOS transistor M 3 , and a source of the NMOS transistor M 1 to which power is applied to the gate and the drain, and the PMOS transistors M 3 and M 4 . The drain is connected in common to the other side of the boost MOS capacitor Cb to which the boost driving signal ø 5 is applied, and the source of the MOS transistor M 6 , and the boost set signal ø 1 is connected to the inverter I. Is connected to the gate of the PMOS transistor (M 6 ) through To ground through the PMOS transistor, NMOS transistor to be the power drain of the (M 6) for the gate is (M 9), and gate voltage step-up reset signal (ø 2) the NMOS transistor (M 10) is applied to, A boosting circuit using a MOS transistor, characterized in that the word line driving signal (ø x ) is output from the drain side of the MOS transistor (M 6 ). 제1항에 있어서, 피모스트랜지스터(M3,M4,M6)의 백게이트 바이어스를 승압용 모스캐패시터(Cb)의 타측에 접속하여 구성된 것을 특징으로 하는 피모스트랜지스터를 이용한 승압회로.The booster circuit according to claim 1, wherein the backgate bias of the PMOS transistors (M 3 , M 4 , M 6 ) is connected to the other side of the boosting MOS capacitor (Cb).
KR1019890015221A 1989-10-23 1989-10-23 Power-up method and circuit using p-mos transistor KR920003009B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890015221A KR920003009B1 (en) 1989-10-23 1989-10-23 Power-up method and circuit using p-mos transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890015221A KR920003009B1 (en) 1989-10-23 1989-10-23 Power-up method and circuit using p-mos transistor

Publications (2)

Publication Number Publication Date
KR910008922A KR910008922A (en) 1991-05-31
KR920003009B1 true KR920003009B1 (en) 1992-04-13

Family

ID=19290928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890015221A KR920003009B1 (en) 1989-10-23 1989-10-23 Power-up method and circuit using p-mos transistor

Country Status (1)

Country Link
KR (1) KR920003009B1 (en)

Also Published As

Publication number Publication date
KR910008922A (en) 1991-05-31

Similar Documents

Publication Publication Date Title
US4090096A (en) Timing signal generator circuit
US5329186A (en) CMOS bootstrapped output driver method and circuit
EP0030813B1 (en) Boosting circuits
US3806738A (en) Field effect transistor push-pull driver
KR980006526A (en) Intermediate voltage generator circuit and nonvolatile semiconductor memory having the same
US4038567A (en) Memory input signal buffer circuit
US3937983A (en) Mos buffer circuit
KR100336254B1 (en) Booster circuit
US4345172A (en) Output circuit
US4638182A (en) High-level CMOS driver circuit
KR900005230B1 (en) A boost signal generating circuitry
US5952851A (en) Boosted voltage driver
US4366400A (en) Delay gate circuit
US4352996A (en) IGFET Clock generator circuit employing MOS boatstrap capacitive drive
US5134317A (en) Booster circuit for a semiconductor memory device
JP3698550B2 (en) Boost circuit and semiconductor device using the same
US4716303A (en) MOS IC pull-up circuit
US4649300A (en) Bootstrap buffer
KR920003009B1 (en) Power-up method and circuit using p-mos transistor
EP0068892A2 (en) Inverter circuit
JPS6141408B2 (en)
US4529889A (en) Sense amplifier latch voltage waveform generator circuit
US6069837A (en) Row decoder circuit for an electronic memory device, particularly for low voltage applications
KR100355089B1 (en) Power supply circuit
KR950009204B1 (en) The circuit of word-line driver and the supply method of source voltage in semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee