KR920001964A

KR920001964A - 잡음감쇄 특성을 갖는 적응적 변조회로

Info

Publication number: KR920001964A
Application number: KR1019900009728A
Authority: KR
Inventors: 김성봉
Original assignee: 강진구; 삼성전자 주식회사
Priority date: 1990-06-29
Filing date: 1990-06-29
Publication date: 1992-01-30

Abstract

내용 없음

Description

잡음감쇄 특성을 갖는 적응적 변조회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따른 회로도.

Claims

잡음감쇄 특성을 갖는 적응적 변조회로에 있어서, 입력 하이밴드신호(HF)를 받아 작은 레벨의 신호는 크게하고 큰레벨의 신호는 작게 하는 비선형처리기(101)와, 상기 비선형처리기(101)의 출력을 절대값화 하는 절대값 검출기(102)와, 상기 절대값 검출기(102)의 출력에서 소정영역 값에 대한 수평 x수직영역을 검출하는 제1영역검출부(103)와, 상기 절대값 검출기(102)의 출력에서 상기 영역값에 대한 수평 x수직 x시간 영역을 검출하는 제2영역검출부(204)와, 상기 제1영역검출부 (103)의 검출영역과 상기 제2영역검출부(104)의 검출영역을 동작상태 신호(MS)를 받아 선택하여 출력하는 제1선택수단(105)과, 상기 제1선택수단(105)의 출력을 받아 상기 제1영역검출부(103) 또는 상기 제2영역검출부(104)에서 검출한 소정영역에서 최대값을 검출하여 출력하는 최대값 검출부(106)와, 상기 최대값검출부(106)의 출력을 어드레스 신호로 받아 소정적응 상수값을 발생시켜 출력하고 동시에 그값에 대한 인덱스 값을 출력하는 적응상수 발생부(107)와, 상기 제1선택수단(105)의 출력을 기억시켰다가 상기 제1선택수단(105)의 신호가 상기 최대값 검출부(108)와 상기 적응상수 발생부(107)를 통과하는 소정기간 만큼 지연시켜 출력하는 메모리부 (108)와, 상기 메모리부(108)의 출력과 상기 적응상수 발생부(107)의 출력을 곱하여 출력하는 곱셈기(109)와, 상기 곱셈기(109)의 출력을 무작위로 섞어서 출력하므로서 버스트 에러가 발생시 그를 분할하는 제1스크램블러(110)와, 상기 제1스크램블러(110)의 출력을 아날로그 신호로 변환시켜 출력하는 제1D/A컨버터(111)와, 상기 적응상수 발생부(107)의 정응상수 출력값에 대한 인덱스값을 받아 제1에러 정정부호로 출력시키는 제1에러정저코드 발생부(112)와, 상기 동작상태신호(MS)를 받아 화면의 동작상태에 대한 제2에러정정 코드를 발생시켜 출력하는 제2에러정정코드 발생부(113)와, 입력 저주파밴드주파수(LF)를 받아 서로 혼합함으로서 버스트 에러가 있을시 분할하고 스크램블하여 출력하는 제2스크램블러(114)와, 상기 제2스크램블러(114)의 출력을 아날로그 신호로 변환하여 출력하는 제2D/A컨버터(115)로 구성됨을 특징으로 하는 잡음감쇄 특성을 갖는 적응적 변조회로.
제1항에 있어서, 제1영역 검출부(103)가, 입력신호를 프레임 단위로 지연하므로서 시간축 요소를 검출하는프레임 메모리(207,216) 및 12샘플 쉬프트 레지스터(208,217) 및 4샘플 쉬프트 레지스터(209,218)와, 상기 프레임 메모리들(207,214) 및 12샘플 쉬프트 레지스터(208,217) 및 4샘플 쉬프트 레지스터(209,218)이 검출한 프레임에서 수평요소들을 수평라인 단위로 검출하는 4샘플 쉬프트 레지스터들(201,203,105,210,212,214,221,223) 및 수평라인 메모리들 (202,204,206,211,213,215,220,222,224)과, 상기 4샘플 쉬프트 레지스터들(201, 203,205,210,212,214,219,221,223)및 수평라인 메모리들(202,204,206,211,213,215, 220,224)이 검출한 값을 소정스위치 신호에 의해 1수평라인의 타이밍 단위로 스위칭하여 선택출력하는 제1스위칭수단(225)과, 시스템클럭(8C)을 받아 4분주하여 상기 제1스위칭수단에 스위칭신호로 출력하는 분주기(226)로 구성됨을 특징으로 하는 잡음감쇄 특성을 갖는 적응적 변조회로.
제2항에 있어서, 분주기(226)가, 수평 라인 메모리(224)가 데이타를 초기 출력할때 부터 스위칭 신호를 출력함을 특징으로 하는 잡음감쇄 특성을 갖는 적응적 변조회로.
제1항에 있어서, 제1영역검출부(103)가, 프레임 메모리(207)의 입력단과 4픽셀 쉬프트 레지스터(201)의 임력단을 접속하고, 상기 4픽셀 쉬프트 레지스터(201)의 출력단과 수평 라인 메모리(202)의 입력단을 접속하며, 상기 수평 라인 메모리 (202)의 출력단과 4샘플쉬프트 레지스터(203)의 입력단을 접속하고, 상기 4샘플 쉬프트 레지스터(203)의 출력단과 수평라인 메모리(204)의 입력단을 접속하며, 상기 수평 라인 메모리(204)의 출력단과 4샘플 쉬프트 레지스터(205)의 입력단을 접속하고, 상기 4샘플 쉬프트 레지스터(205)의 출력단과 수평라인 메모리(206)의 입력단을 접속하며, 상기 프레임 메모리(207)의 출력단과 12샘플 쉬프트 레지스터(208)의 입력단을 접속하고, 상기 12샘플 쉬프트 레지스터의 출력단과 4샘플 쉬프트 레지스터(209)의 입력단을 접속하고, 상기 쉬프트레지스터(209)의 출력단과 프레임 메모리(216)의 입력단을 접속하고, 상기 프레임 메모리 (216)의 입력단에 4샘플 쉬프트 레지스터(210)의 입력단을 접속하며 상기 4샘플 쉬프트 레지스터(210)의 출력단과 수평 라인 메모리(211)의 입력단을 접속하며, 상기 수평 라인 메모리(211)의 출력단과 4샘플 쉬프트 레지스터(212)의 입력단을 접속하고, 상기 4샘플 쉬프트 레지스터(213)의 출력단과 수평라인 메모리(213)의 입력단을 접속하며, 상기 수평라인 메모리(212)의 출력단과 4샘플 쉬프트 레지스터(214)의 입력단을 접속하고, 상기 4샘플 쉬프트 레지스터(214)의 출력단과 수평 라인 메모리(215)의 입력단을 접속하며, 상기 프레임 메모리(215)의 출력단과 12샘플 쉬프트 레지스터(217)의 입력단을 접속하고, 상기 12샘플 쉬프트 레지스터(217)의 출력단과 4샘플 쉬프트 레지스터(218)의 입력단을 접속하며, 상기 4샘플 쉬프트 레지스터(218)의 출력단과 4샘플 쉬프트 레지스터(219)의 출력단과 수평라인 메모리(216)의 입력단을 접속하며, 상기 4샘플 쉬프트 레지스터(219)의 출력단과 수평 라인 메모리(220)의 출력단과 4샘플 쉬프트 레지스터(221)의 입력단을 접속하고, 상기 4샘플 쉬프트 레지스터(221)의 출력단과 수평라인 메모리 (222)의 입력단을 접속하며, 상기 수평 라인 메모리 (222)의 출력단과 4샘플 쉬프트 레지스터(223)의 입력단을 접속하며, 상기 수평라인 메모리(220)의 출력단과 4샘플쉬프트 레지스터(221)의 입력단을 접속하고 상기 4샘플쉬프트 레지스터(221)의 출력단과 수평라인 메모리(222)의 입력단을 접속하며 상기 수평라인메모리(223)의 출력단과 4샘플 쉬프트 레지스터(223)의 입력단을 접속하고, 상기 4샘플쉬프트 레지스터(22)(223)의 출력단과 수평라인 메모리(224)의 입력단을 접속하며, 상기 4샘플 쉬프트 레지스터들(201,203,205,210,212,214, 219,221,223)의 입력단 및 상기 수평라인 메모리들(206,215,224)의 출력단을 제1스위칭 수단의 입력단들과 일대일로 접속함을 특징으로 하는 잡음감쇄 특성을 갖는 적응적 변조회로.
제1항에 있어서, 제1영역 검출부(103)가 수평 x(곱하기)수직요소들을 수평라인 단위로 검출하는 12샘플 쉬프트 레지스터들(301,303,305) 및 수평 라인 메모리(302,304,306)과, 상기 12샘플 쉬프트 레지스터들(301,303,305) 및 수평라인 메모리들(302,304,306)이 검출한 수평라인 단위 값을 소정스위칭 신호에 의해 수평라인의 값 단위로 선택하여 출력하는 제2스위칭수단(307)과, 시스템 클럭을 받아 12분주하므로서 스위칭 신호를 생성한 뒤 상기 제2스위칭수단(307)에 출력하는 분주기(308)로 구성됨을 특징으로 하는 잡음감쇄 특성을 갖는 적응적 변조회로.
제항에 있어서, 분주기(308)가, 수평라인 메모리(306)의 출력이 있을때 부터 스위칭 신호를 출력함을 특징으로 하는 잡음감쇄 특성을 갖는 적응적 변조회로.
제2항에 있어서, 12샘플 쉬프트 레지스터들(301,303,305)과 수평라인 메모리들(302,304,306) 및 제2스위칭수단(307)이, 상기 12샘플 쉬프트 레지스터(301)의 출력단과 상기 수평라인 메모리(302)의 입력단을 접속하고, 상기 수평라인 메모리(302)의 출력단과 상기 12샘플 쉬프트 레지스터(303)의 입력단을 접속하며, 상기 12샘플쉬프트 레지스터(303)의 출력단과 상기 수평라인 메모리(304)의 입력단을 접속하고, 상기 수평라인 메모리(304)의 출력단과 상기 12샘플 쉬프트 레지스터(305)의 출력단과 상기 수평라인 메모리(306)의 입력단을 접속하며, 상기 12샘플 쉬프트 레지스터(305)의 입력단을 접속하고, 상기 12샘플 쉬프트 레지스터(301)의 입력단 및 상기 수평라인 메모리들(302,304,306)의 출력단과 상기 제2스위칭 수단(307)의 입력단들을 일대일로 접속함을 특징으로 하는 잡음감쇄 특성을 갖는 적응적 변조회로.
제1항에 있어서, 제1선택수단(105)이, 제1영역검출부(103)의 출력을 소정 제1제어신호에 따라 통과시키거나 차단시키는 제1버퍼(401)와, 제2영역 검출부 (104)의 출력을 동작상태신호(MS)에 따라 통과시키거나 차단시키는 제2버퍼(402)와, 상기 동작상태신호(MS)를 인버팅하여 상기 제1버퍼(401)에 제1제어신호로 출력하는 게이트(403)로 구성됨을 특징으로 하는 잡음감쇄 특성을 갖는 적응적 변조회로.
제8항에 있어서, 동자상태신호(MS)가 수신화상이 정지화상이면 논리값(영)을 갖고 수신화상이 동작화상이면 논리값 1을 가진을 특징으로 하는 잡음감쇄 특성을 갖는 적응적 변조회로.
제1항에 있어서, 최대값 검출부(106)가, 제1선택수단(105)의 출력인 소정 입력 신호(M1)를 제1입력단(X)으로 받고 소정피드백 신호를 제2입력단(Y)으로 받으며 제1구간신호(10)를 선택신호로 받아 그 신호에 따라 선택하여 출력하는 제2선택수단(501)과, 상기 제2선택수단(501)의 출력과 상기 입력신호(MI)를 비교하여 입력신호(MI)가 상기 제2선택수단(501)의 출력신호 보다 크거나 같으면 액티브 값을 출력하고 그 외는 페시브 신호를 출력하는 비교기(502)와, 상기 비교기(502)의 출력을 인버트하여 출력하는 인버턱수단(503)과, 상기 입력신호(MI)를 상기 인버터수단 (503)의 출력신호 상태에 따라 통과시키거나 차단하는 제3버퍼(504)와, 상기 비교기(502)의 출력과 상기 제1구간신호(10)를 논리합하여 출력하는 논리합수단(505)과, 상기 논리합수단(505)의 출력신호를 클럭으로 받아 상기 제3버퍼(504)의 출력을 클럭으로 받아 상기 제3버퍼(504)의 출력을 래지하여 상기 피드백신호를 출력하는 제1래치(506)와, 상기 제1래치(506)의 피드백신호를 제2구간신호(20)에 의해 버퍼링하여 출력하는 제4버퍼(507)와, 상기 제1구간신호(10)를 클럭신호로 받아 상기 제4버퍼(507)의 출력을 래치출력하는 제2래치(508)로 구성됨을 특징으로 하는 잡음감쇄 특성을 갖는 적응적 변조회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.