KR920000105Y1 - Blanking circuit - Google Patents

Blanking circuit Download PDF

Info

Publication number
KR920000105Y1
KR920000105Y1 KR2019880010934U KR880010934U KR920000105Y1 KR 920000105 Y1 KR920000105 Y1 KR 920000105Y1 KR 2019880010934 U KR2019880010934 U KR 2019880010934U KR 880010934 U KR880010934 U KR 880010934U KR 920000105 Y1 KR920000105 Y1 KR 920000105Y1
Authority
KR
South Korea
Prior art keywords
blanking
circuit
terminal
resistor
transistor
Prior art date
Application number
KR2019880010934U
Other languages
Korean (ko)
Other versions
KR900003989U (en
Inventor
김석기
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880010934U priority Critical patent/KR920000105Y1/en
Publication of KR900003989U publication Critical patent/KR900003989U/en
Application granted granted Critical
Publication of KR920000105Y1 publication Critical patent/KR920000105Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/24—Blanking circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/16—Picture reproducers using cathode ray tubes

Abstract

내용 없음.No content.

Description

제1그리드 전압변조를 이용한 블랭킹회로Blanking Circuit Using First Grid Voltage Modulation

제1도는 종래 회로도.1 is a conventional circuit diagram.

제2도는 본 고안 회로도.2 is a circuit diagram of the present invention.

제3도는 제2도의 과형도.3 is a diagram of FIG.

제4도는 종래와 본 고안에 대해서 영상 출력 트랜지스터로 부터 CRT의 캐소우드로 인가되는 영상신호의비교도.4 is a comparison diagram of an image signal applied from the image output transistor to the cathode of the CRT according to the related art.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

VR1: 휘도 조정용 가변저항 TR1: 트랜지스터VR 1 : Variable resistor for adjusting luminance TR 1 : Transistor

본 고안은 모니터 또는 텔레비전의 영상 출력단에 있어서 제1그리드 전압 변조를 이용한 블랭킹 회로에 관한 것이다.The present invention relates to a blanking circuit using first grid voltage modulation at a video output terminal of a monitor or television.

수평 및 수직주사를 이용한 CRT 화면의 디스플레이 방식에 있어서는 주사선의 귀선 소거를 위하여 블랭킹회로가 구성되는데, 종래에는 블랭킹 시간동안 영상 출력 트랜지스터를 컷 오프시켜 CRT의 캐소우드 전압을변조시켜 블랭킹 시간동안 귀선을 소거하도록 하고 있다. 즉 종래에는 제1도에 구성된 바와 같이 블랭킹 신호에 의하여 트랜지스터(TR1)를 턴온시켜 영상신호를 차단하므로써 영상 출력 트랜지스터(TR2)가 턴 오프되어 화면의 귀선을 소거하도록 블랭킹 회로를 구성하고 있다.In the display method of the CRT screen using horizontal and vertical scanning, a blanking circuit is configured to blank the scan line. Conventionally, the blanking circuit cuts off the image output transistor to modulate the cathode voltage of the CRT to blank the blanking time. It is trying to erase. That is, in the related art, as shown in FIG. 1 , the blanking circuit is configured to turn on the transistor TR 1 by the blanking signal to block the video signal so that the video output transistor TR 2 is turned off to eliminate the blanking of the screen. .

그러나 상기한 종래의 CRT 캐소우드 전압변조방식은 칼라 텔레비전 또는 모니터의 경우 각각의 캐소우드에 별도의 블랭킹 회로가 필요하였고, 또한 블랭킹 시간동안 영상 출력 트랜지스터를 컷오프 시키는 방식이므로 영상 출력 트랜지스터에 가해지는 내압이 증가하여 블랭킹 시간동안 영상출력 전송과 관계없이 스위치으로 인하여 전력손실등이 생겨 영상 출력 트랜지스터 발열용 히드 싱크(Heat Sink)를 필요로 하였다.However, the conventional CRT cathode voltage modulation method requires a separate blanking circuit for each cathode in the case of a color television or a monitor, and also cuts off the image output transistor during the blanking time. This increase caused a power loss due to the switch regardless of the image output transmission during the blanking time, which required a heat sink for heating the image output transistor.

따라서, 종래의 블랭킹 회로는 회로 구성이 복잡하였고, 이에 따라 가격상승 요인이 발생하였다.Therefore, the conventional blanking circuit has a complicated circuit configuration, resulting in a price increase factor.

본 고안은 상기한 종래의 문제점을 개선하여 CRT의 제1그리드 전압 변조방식에 의한 블랭킹회로를 제공하여 전력손실을 줄이고, 또한 R.G.B 각단의 블랭킹 회로를 하나로 수행할 수 있는 블랭킹 회로를 제공하는것을 그 목적으로 한다.The present invention improves the above-mentioned problems and provides a blanking circuit based on the first grid voltage modulation method of the CRT to reduce the power loss and to provide a blanking circuit capable of performing the blanking circuit of each stage in one. The purpose.

이하 첨부된 본 고안 회로를 참조하여 본 고안의 구성 및 작용효과틀 상세히 설명한다.Hereinafter, the configuration and effect frame of the present invention will be described in detail with reference to the present invention circuit.

제2도는 본 고안 회로도로서, 블랭킹 펄스는 트랜지스터(TR1)의 베이스로 인가되고, 트랜지스터(TR1)의 에미터는 전원(-V1)과 연결되며, 트랜지스터(TR1)의 콜렉터는 저항(R2)을 통하여 접지된다.The present design as a circuit diagram turns 2, the blanking pulse is applied to the base of the transistor (TR 1), the collector resistance of an emitter is connected to the power source (-V 1) of the transistor (TR 1), a transistor (TR 1) ( Ground via R 2 ).

상기 트랜지스터(TR1)의 에미터 콜렉터 사이에는 댐필용 다이오드(D1)가 베이스 에미터 사이에는 트랜지스터 보호용 저항(R3)이 연결된다.A damping diode D 1 is connected between the emitter collector of the transistor TR 1 , and a transistor protection resistor R 3 is connected between the base emitter.

한편 휘도 조정용 가변저항(VR1)은 가변단자가 CRT의 제1그리드로부터 직렬 연결된 저항(R1)과 콘덴서(C1)의 접속점에 연결되는데, 상기 트랜지스터(TR1)을 콜렉터 단자가 콘덴서(C2)를 통하여 상기 가변저항(VR1)의 가변단자와 연결되어 진다.The brightness adjusting variable resistor (VR 1) is a variable terminal of said transistor (TR 1) are connected to the connection point of the series-connected resistors (R 1) and a capacitor (C 1) from the first grid of the CRT collector terminal capacitor ( C 2 ) is connected to the variable terminal of the variable resistor VR 1 .

상기한 구성을 갖는 본 고안 회로의 동작을 제3도의 파형도를 참조하여 설명한다.The operation of the inventive circuit having the above configuration will be described with reference to the waveform diagram of FIG.

트랜지스터(TR1)의 베이스 제3도의 (a)와 같은 블랭킹 펄스가 입력되면 트랜지스터(TR1)는 블랭킹 구간인 하이레벨 신호의 입력시에만 턴 온 된다.When the blanking pulse, such as a transistor (TR 1) degrees (a) a base of the third input transistor (TR 1) is turned on only when the input of the high level signal blanking intervals.

따라서 트랜지스터(TR1)의 콜렉터에는 제3도의 (b)와 같은 부펄스 신호가 나타난다. 이때 제3도(b)의 파형은 트랜지스터(TR1) 오프시에 저항(R2)의 전압강하는 매우 작기 때문에 접지 상태로서 도시한 것이다.Therefore, a negative pulse signal as shown in FIG. 3B appears in the collector of the transistor TR 1 . In this case, the waveform of FIG. 3B is shown as the ground state because the voltage drop of the resistor R 2 is very small when the transistor TR 1 is turned off.

한편 가변저항(VR1)에 의해 분압된 부전압은 저항(R1) 및 콘덴서(C1)에 의해 CRT 제1그리드로 인가되는데, 트랜지스터(TR1)의 콜렉터 전압이 콘덴서(C2)를 통하여 인가되므로, 결국 CRT의 제1그리드에는 제3도의 (c)와 같은 파형이 나타나게 된다.On the other hand, the negative voltage divided by the variable resistor VR 1 is applied to the CRT first grid by the resistor R 1 and the capacitor C 1 , and the collector voltage of the transistor TR 1 is applied to the capacitor C 2 . Since it is applied through, the waveform shown in FIG. 3 (c) appears in the first grid of the CRT.

따라서 제1그리드의 전압은 가변저항(VR1)에 의해 가변되어질 수 있고 또한 블랭킹 시간 동안에는 가변저항(VR1)의해 설정된 부전압보다 더 낮은 전압이 걸리게 되어 화면상에 귀선이 소거된다.Therefore, the voltage of the first grid is takes a lower voltage than the negative voltage set by the variable resistor (VR 1) can be variable during the blanking time, and also by a variable resistor (VR 1) The blanking is erased in a screen.

즉, 제1그리드 전압이 낮으면 낮을수록 전자비임이 적게 흘러 화면이 어두어지므로 귀선이 화면에 나타나지 않는 부전압을 CRT의 제1그리드에 가하여 블랭킹 시간 동안에 귀선이 화면에 나타나지 않도록 한다.That is, since the lower the first grid voltage, the lower the electron beam is, the darker the screen is, so that a negative voltage that does not appear on the screen is applied to the first grid of the CRT so that the blank does not appear on the screen during the blanking time.

제4도는 영상출력 트랜지스터로부 CRT의 캐소우드로 인가되는 영상신호를 비교한 것으로 (a)는 종래의 회로 사용시의 영상신호이고, (b)는 본 고안 사용시의 영상신호로서 블랭킹 시간동안 제1그리드 전압의 ˝ㅡ˝이득은 휘도 조정용 가변저항의 양단 전압차를 이용함으로써 추가 전압 공급이 불필요해진다.4 is a video signal applied to the cathode of the CRT from the image output transistor. (A) is a video signal using a conventional circuit, and (b) is a video signal using the present invention. The gain of the grid voltage is eliminated by using an additional voltage difference between the two ends of the variable resistor for brightness adjustment.

상기한 바와 같은 본 고안 회로에 의하면 제1그리드 전압을 이용하여 블랭킹을 수행하므로써 R.G.B 전체의블랭킹 효과를 단일 회로로서 구현할 수 있고, 또한 블랭킹을 영상회로에서 분리시킴으로써 영상출력에 걸리는 내압이 낮아지고, 영상출력은 영상출력만을 전송하게 되어 블랭킹으로 인한 스위칭 손실이 없어져 히트 싱크등의 열연판을 사용하지 않아도 되는 탁월한 효과가 있다.According to the circuit of the present invention as described above, blanking effect of the entire RGB can be realized as a single circuit by performing blanking using the first grid voltage, and the breakdown voltage applied to the video output is reduced by separating the blanking from the video circuit. The video output transmits only the video output, so there is no switching loss due to blanking, thereby eliminating the need to use a hot rolled plate such as a heat sink.

Claims (1)

텔레비젼 및 모니터의 귀선 소거를 위한 블랭킹 회로에 있어서, 에미터 단자가 부전원(-V1)에 연결되고, 콜렉터 단자가 저항(R2)을 통해 접지되며, 콜렉터와 에미터 단자 사이에 댐핑용 다이오드(D1)가 순방향 연결되고, 베이스 단자에 인가되는 정펄스의 블랭킹 신호에 따라 콜렉터 단자로부터 부의 블랭킹 펄스를 출력하는 스위칭 트랜지스터(TR1) ; 및 상기 부전원(-V1)과 접지사이에 삽입되며 출력단자가 콘덴서(C2)를 통하여 상기 스위칭 트랜지스터(TR1)의 콜렉터 단자에 접속된 휘도 조절용 가변저항(V R1)으로 구성되어, CRT의 제1그리드와 접지 사이에 접속된 저항(R1)과 콘덴서(C1)의 접속점에 상기 회도 조절용 가변저항(VR1)의 출력과 위상반전된 블랭킹 신호의 합성 신호가 인가되도록 한 것을 특징으로 하는 제1그리드 전압 변조를 이용한 블랭킹회로.In a blanking circuit for blanking of televisions and monitors, the emitter terminal is connected to a negative power supply (-V 1 ), the collector terminal is grounded through a resistor (R 2 ), and for damping between the collector and emitter terminals A switching transistor TR 1 connected to the diode D 1 in a forward direction and outputting a negative blanking pulse from the collector terminal in accordance with a blanking signal of a positive pulse applied to the base terminal; And a variable resistor VR 1 for brightness adjustment inserted between the sub power supply (-V 1 ) and ground and having an output terminal connected to a collector terminal of the switching transistor TR 1 through a capacitor C 2 . The composite signal of the output of the variable-controlling variable resistor VR 1 and the phase inverted blanking signal is applied to the connection point of the resistor R 1 and the capacitor C 1 connected between the first grid and ground of the circuit. A blanking circuit using a first grid voltage modulation.
KR2019880010934U 1988-07-05 1988-07-05 Blanking circuit KR920000105Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880010934U KR920000105Y1 (en) 1988-07-05 1988-07-05 Blanking circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880010934U KR920000105Y1 (en) 1988-07-05 1988-07-05 Blanking circuit

Publications (2)

Publication Number Publication Date
KR900003989U KR900003989U (en) 1990-02-08
KR920000105Y1 true KR920000105Y1 (en) 1992-01-15

Family

ID=19277173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880010934U KR920000105Y1 (en) 1988-07-05 1988-07-05 Blanking circuit

Country Status (1)

Country Link
KR (1) KR920000105Y1 (en)

Also Published As

Publication number Publication date
KR900003989U (en) 1990-02-08

Similar Documents

Publication Publication Date Title
US4218698A (en) TV Graphics and mixing control
US3914545A (en) Automatic contrast control utilizing three control signals
RU2130235C1 (en) Device for regulation of brightness and contrast in tv set
KR950008130B1 (en) Black level tracking for multiple frequency apparatus
US4354202A (en) Television receiver on-screen alphanumeric display
KR0163764B1 (en) Amplifier arrangement for producing a controllable non-linear transfer characteristic useful for improving the contrast of an image
US3820155A (en) Television receiver service adjustment system
MY106114A (en) Video display apparatus with kinescope spot burn protec tion circuit.
KR100272736B1 (en) Arrangement for generating a beam current indicative signal
GB1297060A (en)
US4622589A (en) Television receiver on-screen character display
JP3321140B2 (en) Video display
KR920000105Y1 (en) Blanking circuit
US4633321A (en) Automatic kinescope bias control system
US3647944A (en) Kinescope bias arrangement to provide both constant amplitude dc restoration pulses and arc discharge protection
US4593321A (en) Method of adjusting the current intensity of an electron beam in a pickup tube and television camera system suitable therefor
US4633145A (en) Brightness control circuit for display apparatus with color picture tube
US4766390A (en) CRT filament supply for multiple frequency video apparatus
US5663770A (en) White balance circuit in which low light adjustment is not influenced by high light adjustment
US3795767A (en) High voltage protection circuit
KR940002934B1 (en) Tv screen unstable phenomena protecting circuit for tv receiver
KR0131580B1 (en) Dynamic black level compensation circuits for tv
KR910007196Y1 (en) Brightness correction circuit
US3637921A (en) Luminance amplifier with black level stabilization control
KR970007536B1 (en) Doming preventing system in image apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20011228

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee