Claims (18)
세이브 되도록 데이터를 저장시키는 저장 수단과, 세이브 되도록 상기 데이터를 저장시키기 위한 상기 저장 수단에 결합된 제1데이터 세이브 수단과, 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장시키기 위한 상기 저정 수단에 결합된 제2데이터 세이브 수단과, 그리고 상기 저장 수단으로 저장된 상기 데이터를 세이브 하기 위하여 상기 제1데이터 세이브 수단이나 또는 제2데이터 세이브 수단을 선택하기 위한 데이터 세이브 지령 수단을 포함함을 특징으로 하는 프로세서.Storage means for storing data to be saved, first data save means coupled to the storage means for storing the data to be saved, and storage means for storing the data to be saved according to an indication of a stack pointer; And second data save means, and data save command means for selecting the first data save means or the second data save means to save the data stored in the storage means.
제1항에 있어서, 상기 저장 수단에 결합된 연산장치를 포함함을 특징으로 하는 프로세서.2. A processor as claimed in claim 1, comprising a computing device coupled to said storage means.
제2항에 있어서, 상기 저장 수단과 상기 제2데이터 세이브 수단을 결합시키는 버스 수단을 포함함을 특징으로 하는 프로세서.3. A processor as claimed in claim 2, comprising bus means for coupling said storage means and said second data save means.
제3항에 있어서, 상기 제2데이터 세이브 수단이, 스택 포인터의 지시에 따라 세이브 되도록 상기 데이타를 저장 시키는 제1영역과 억세스 수단에 의해 랜덤하게 억세스된 제2영역을 포함함을 특징으로 하는 프로세서.4. The processor of claim 3, wherein the second data saving means comprises a first area for storing the data to be saved according to an instruction of a stack pointer and a second area randomly accessed by an access means. .
제4항에 있어서, 상기 데이터 세이브 지령 수단이 상기 데이터를 세이브 시키는 명령을 저장하기 위한 메모리 수단을 포함함을 특징으로 하는 프로세서.5. The processor of claim 4, wherein said data save command means includes memory means for storing an instruction to save said data.
제5항에 있어서, 상기 명령은 상기 저장 수단으로 부터 상기 제1데이터 세이브 수단으로 데이터를 세이빙하기 위한 명령과 상기 저정 수단으로부터 상기 제2데이터 세이브 수단으로 데이터를 세이빙하기 위한 명령을 포함하고, 상기 명령들의 비트 패턴이 서로 상이함을 특징으로 하는 프로세서.6. The method of claim 5, wherein the command comprises instructions for saving data from the storage means to the first data save means and instructions for saving data from the storage means to the second data save means. And a bit pattern of instructions different from each other.
세이브 되도록 데이터를 저장시키는 제1레지스터 수단과, 세이브되도록 데이터를 저장하기 위한 상기 제1레지스터 수단에 결합된 제2레지스터 수단과, 세이브되도록 데이터를 저장하기 위한 상기 제1레지스터 수단에 결합된 랜덤 억세스 메모리와, 그리고 상기 제2레지스터 수단이나 또는 상기 랜덤 억세스 수단으로 상기 제1레지스터 수단에 저장된 상기 데이터를 세이빙시키는 명령을 저장하기 위한 지시 메모리 수단을 포함함을 특징으로 하는 프로세서.Random access coupled to first register means for storing data to be saved, second register means coupled to said first register means for storing data to be saved, and random access coupled to said first register means for storing data to be saved Memory and instructions memory means for storing instructions for saving the data stored in the first register means to the second register means or the random access means.
제7항에 있어서, 상기 제1레지스터 수단과 제2레지스터 수단이 각기 대응하는 많은 수의 레지스터를 포함함을 특징으로 하는 프로세서.8. The processor of claim 7, wherein the first register means and the second register means each comprise a corresponding number of registers.
제8항에 있어서, 상기 랜덤 억세스 메모리가 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장하기 위한 영역을 포함함을 특징으로 하는 프로세서.9. The processor of claim 8, comprising an area for storing said data such that said random access memory is saved according to an indication of a stack pointer.
제9항에 있어서, 상기 제1레지스터 수단과 상기 랜덤 억세스 메모리를 결합시키는 버스 수단을 포함함을 특징으로 하는 프로세서.10. The processor of claim 9, comprising bus means for coupling said first register means and said random access memory.
제12항에 있어서, 상기 지시 메모리 수단에 저장된 상기 명령이 서로 상이한 비트 패턴을 가짐을 특징으로 하는 프로세서.13. The processor of claim 12, wherein the instructions stored in the instruction memory means have different bit patterns.
세이브 되도록 데이터를 저장시키는 수단과, 세이브되도록 상기 데이터를 저장시키는 상기 저장 수단에 결합된 제1데이터 세이브 수단과, 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장시키는 상기 저장 수단에 결합된 제2데이터 세이브 수단과, 그리고 상기 저장 수단에 저장된 상기 데이터를 세이브 하기 위해 상기 제1데이터 세이브 수단이나 또는 제2데이터 세이브 수단을 선택하기 위한 데이터 세이브 지령 수단을 포함함을 특징으로 하는 디지탈 신호 프로세서.Means for storing data to be saved; first data save means coupled to the storage means for storing the data to be saved; and second storage coupled to the storage means for storing the data to be saved according to an indication of a stack pointer. And data save command means for selecting the first data save means or the second data save means to save the data stored in the storage means.
제12항에 있어서, 상기 저장 수단에 결합된 연산 장치를 포함함을 특징으로 하는 디지탈 신호 프로세서.13. The digital signal processor as recited in claim 12, comprising a computing device coupled to said storage means.
제13항에 있어서, 상기 저장 수단과 상기 제1데이터 세이브 수단을 결합시키는 버스 수단을 포함함을 특징으로 하는 디지탈 신호 프로세서.16. The digital signal processor of claim 13, comprising bus means for coupling said storage means and said first data save means.
제14항에 있어서, 상기 제2데이터 세이브 수단이 스택 포인터의 지시에 따라 세이브 되도록 상기 데이터를 저장 시키기 위한 제1영역과 억세스 수단에 의핸 랜덤하게 억세스 된 제2영역을 포함함을 특징으로 하는 디지탈 신호 프로세서.15. The digital display as claimed in claim 14, wherein the second data saving means includes a first area for storing the data to be saved according to an instruction of a stack pointer and a second area randomly accessed by an access means. Signal processor.
제15항에 있어서, 상기 데이터 세이브 지령 수단이 상기 데이터를 세이빙 시키는 결정 수단용 명령을 저장하기 위하여 메모리 수단을 포함함을 특징으로 하는 디지탈 신호 프로세서.16. The digital signal processor according to claim 15, wherein said data save command means includes memory means for storing an instruction for determining means for saving said data.
제16항에 있어서, 상기 명령이 상기 저장 수단으로 부터 상기 제1데이터 세이브 수단으로 데이터를 세이빙 시키는 명령과 상기 저장 수단으로부터 상기 제2데이터 세이브 수단으로 데이터를 세이빙 시키는 명령을 포함하고, 상기 명령들은 서로 상이한 비트 패턴을 가짐을 특징으로 하는 디지탈 신호 프로세서.17. The apparatus of claim 16, wherein the instructions include instructions for saving data from the storage means to the first data save means and instructions for saving data from the storage means to the second data save means. Digital signal processor characterized by having different bit patterns.
제16항에 있어서, 상기 저장 수단과 상기 제1데이터 세이브 수단이 각기 대응하는 많은 수의 레지스터를 가짐을 특징으로 하는 디지탈 신호 프로세서.17. The digital signal processor according to claim 16, wherein said storage means and said first data save means each have a corresponding number of registers.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.