KR910008170Y1 - Timer and slip control circuit - Google Patents

Timer and slip control circuit Download PDF

Info

Publication number
KR910008170Y1
KR910008170Y1 KR2019880021675U KR880021675U KR910008170Y1 KR 910008170 Y1 KR910008170 Y1 KR 910008170Y1 KR 2019880021675 U KR2019880021675 U KR 2019880021675U KR 880021675 U KR880021675 U KR 880021675U KR 910008170 Y1 KR910008170 Y1 KR 910008170Y1
Authority
KR
South Korea
Prior art keywords
timer
sleep
switch
time
transistor
Prior art date
Application number
KR2019880021675U
Other languages
Korean (ko)
Other versions
KR900013045U (en
Inventor
곽성순
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880021675U priority Critical patent/KR910008170Y1/en
Publication of KR900013045U publication Critical patent/KR900013045U/en
Application granted granted Critical
Publication of KR910008170Y1 publication Critical patent/KR910008170Y1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28Modifications for introducing a time delay before switching
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02Control of operating function, e.g. switching from recording to reproducing
    • G11B15/03Control of operating function, e.g. switching from recording to reproducing by using counters

Abstract

내용 없음.No content.

Description

음향기기의 타이머 및 슬립 연속제어회로Timer and sleep continuous control circuit of sound equipment

제1도는 종래의 타이머 및 슬립 제어회로도.1 is a conventional timer and sleep control circuit diagram.

제2도는 본 고안에 따른 타이머 및 슬립 연속제어회로도.2 is a timer and sleep continuous control circuit diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

IC1 : 클럭회로 LCD : 액정표시소자IC1: clock circuit LCD: liquid crystal display device

S1 : 시소정선택스위치 S2 : 분조정선택스위치S1: Seesaw selector switch S2: Minute adjustment selector switch

S3 : 초조정선택스위치 S4 : 셋트스위치S3: Super Adjustment Selection Switch S4: Set Switch

S5 : 리셋/타이머/슬립위치선정스위치S5: Reset / timer / sleep position selector switch

PB1, PB2 : 푸쉬버튼스위치PB1, PB2: Push Button Switch

FF1-FF3-J-K : 플립플롭 Q1-Q8 : 트랜지스터FF1-FF3-J-K: flip-flop Q1-Q8: transistor

X1 : 진동발진기X1: Oscillator

본 고안은 음향기기에 관한 것으로서, 특히 시계가 내장된 음향기기의 슬립(sleep)과 타이머(Timer)를 연속적으로 작동시키기 위한 타이머 및 슬립 연속제어회로에 관한 것이다.The present invention relates to an acoustic device, and more particularly, to a timer and a sleep continuous control circuit for continuously operating a sleep and a timer of a built-in sound device.

현재 국, 내외적으로 생산, 시판되고 있는 음향기기는 제1도와 같은 타이머와 슬립동작을 수행하도록 한 시계가 내장되어 있는바, 이러한 제1도의 작동을 간략하게 기술하고자 한다.Currently, the domestic and international sound equipment, which is produced and marketed, has a built-in clock for performing a sleep operation and a timer as shown in FIG. 1, and will briefly describe the operation of FIG.

우선, 시간을 조정할 경우, 리셋/타이머/슬립기능 선택스위치(S5)를 리셋(Reset)위치에 놓고 셋트(set)스위치(s4)와, 시간조정스위치(S1)를 누르면 한번 누를때마다 1간씩 상향(UP)조정되는바, 스위치(S1)를 3초이상 누르면 연속으로 상향 조정된다.First, when adjusting the time, set the reset / timer / sleep function selector switch (S5) to the reset position and press the set switch (s4) and the time adjustment switch (S1) once each time. Up (UP) bar is adjusted, press the switch (S1) for more than 3 seconds to adjust continuously up.

그리고, 분조정의 경우는 스위치(S4)와 분조정스위치(S2)를 누르고, 스위치(S2)를 3초이상 누를경우 스위치(S1)와 동일하게 1분씩 연속적으로 상향조정되며, 초조정의 경우는 스위치(S4)와 초조정스위치(S3)를 누르는바, 연속적으로 동작시킬 경우는 전술한 바와같이 스위치(S3)를 3초이상 누르면 된다.In the case of minute adjustment, press switch S4 and minute adjustment switch S2, and when the switch S2 is pressed for 3 seconds or more, it is continuously adjusted upward by 1 minute in the same way as switch S1. Presses the switch S4 and the second adjustment switch S3. In the case of continuous operation, the switch S3 is pressed for 3 seconds or more as described above.

한편, 슬립을 동작시킬 경우, 스위치(S5)를 슬립위치에 설정하고 셋트스위치(S3)를 누르면 액정표시소자(LCD)에는 "00"이 표시된다.On the other hand, when the slip is operated, when the switch S5 is set to the slip position and the set switch S3 is pressed, "00" is displayed on the LCD.

이때 스위치(S1)를 누르면 1분에서 59분으로 상향 조정되고, 스위치(S2)를 누르면 59분에서 1분으로 하향(down)조정되는 바, 인위적으로 시간을 설정한후 스위치(S4)를 누른상태에서 스위치(S3)를 누르면 슬립동작이 시작된다.At this time, if you press the switch (S1), it is adjusted upward from 1 minute to 59 minutes, and if you press the switch (S2), it is adjusted downward (down) from 59 minutes to 1 minute. When the switch S3 is pressed in the state, the sleep operation is started.

이때 스위치(S4)를 누르면 잔여시간이 액정표시소자(LCD)에 표시되고, 스위치(S4)를 오프시키면 현재의 시각이 표시된다.At this time, when the switch S4 is pressed, the remaining time is displayed on the LCD, and when the switch S4 is turned off, the current time is displayed.

또한, 푸쉬버튼 스위치(PB1)를 온시키면 음향기기의 메인전원이 클럭회로(IC1)의 7번단자에서 트랜지스터(Q1)의 베이스에 바이어스 전압을 인가하므로 음향기기는 계속해서 작동하게 된다. 그리고, 설정된 시간이 경과하면 클럭회로(IC1)의 7번단자에서 트랜지스터(Q1)의 베이스에 바이어스 전압을 인가하므로 음향기기는 계속해서 작동하게 된다. 그리고, 설정된 시간이 경과하면 클럭회로(IC1)의 7번단자로부터의 바이어스 전류가 흐르지 않게되어 음향기기 셋트 전원(B+)에 전력공급이 중단되므로 음향기기 셋트의 모든 동작이 중지된다.In addition, when the pushbutton switch PB1 is turned on, since the main power supply of the acoustic device applies a bias voltage to the base of the transistor Q1 at terminal 7 of the clock circuit IC1, the acoustic device continues to operate. When the set time elapses, a bias voltage is applied to the base of the transistor Q1 at the terminal 7 of the clock circuit IC1 so that the acoustic device continues to operate. When the set time elapses, the bias current from the seventh terminal of the clock circuit IC1 does not flow, so that the power supply to the sound equipment set power supply B + is stopped, and thus all operations of the sound equipment set are stopped.

그리고, 타이머를 동작시킬 경우, 스위치(S5)를 타이머 위치에 놓고 스위치(S4)를 누르면 설정시간이 액정표시소자(LCD)에 표시되고, 전술한 시간조정방법을 사용하여 인위적으로 시간을 설정한뒤 푸쉬버튼 스위치(PB1)을 온시킨다. 설정된 시간이 되면 클럭회로(IC1)의 7번단자에서 트랜지스터(Q1)의 베이스에 바이어스가 인가되어 음향기기는 동작하게 된다. 이때 클럭회로(IC1)의 8번단자에서는 소정시간의 알람신호가 출력되고, 설정시간(예컨대 60분)이 경과할 경우 트랜지스터(Q1)의 바이어스가 중단되므로 음향기기 셋트의 전원(B+)이 중단되어 모든 동작을 정지하게 된다.When the timer is operated, when the switch S5 is set to the timer position and the switch S4 is pressed, the set time is displayed on the LCD and the time is artificially set using the time adjustment method described above. Turn on the rear pushbutton switch (PB1). When the set time is reached, a bias is applied to the base of the transistor Q1 at the seventh terminal of the clock circuit IC1 to operate the acoustic device. Note that, in the eighth terminal of the clock circuit (IC1) is stopped because of a sounder set power (B +) bias of the transistor (Q1) if and output an alarm signal in a predetermined time, the elapsed settling time (e.g. 60 minutes) It stops and stops all operation.

이와같이 종래의 타이머/슬립 제어회로는 단일 동작만 하도록 구성되어 있으므로 소비자가 취침전에 슬립을 작동시키고 기상시에는 타이머를 동시에 가동하는 회로구성이 없이 각각 별개로 동작시켜야만 하는 불편한 문제점이 있었다.As described above, the conventional timer / slip control circuit is configured to perform only a single operation, so that the consumer has to operate the sleep before going to bed and operate the timer at the same time without waking.

따라서, 본 고안은 이러한 사정을 감안하여 취침전에 슬립을 동작시켜 소정의 시간이 경과하여 슬립이 오프된 후에도 별도로 인위적으로 타이머를 설정하지 않더라도 슬립동작전에 설정된 시간에 자동으로 타이머가 동작되도록 한 음향기기의 타이머 및 슬립 연속제어회로를 제공하는데 그 목적이 있다.Therefore, in view of the above situation, the present invention operates the sleep before going to bed so that the timer operates automatically at the time set before the sleep operation even if the timer is not set separately after the sleep is turned off after a predetermined time has elapsed. To provide a timer and a sleep continuous control circuit of the purpose.

이러한 목적을 달성하기 위한 본 고안은 슬립을 연속 동작시키기 위한 슬립 연속 동작부와, 타이머를 연속동작시키기 위한 타이머 연속동작부와, 이들 동작부에 펄스를 제공하는 펄스공급부와, 이들 슬립 및 타이머 연속동작부의 동작완료후 클럭회로를 리셋시키기 위한 리셋부로 구성시켜서 됨을 특징으로 한다.The present invention for achieving the above object is a sleep continuous operation unit for continuously operating the sleep, a timer continuous operation unit for continuously operating the timer, a pulse supply unit for providing a pulse to these operation units, these sleep and timer continuous And a reset unit for resetting the clock circuit after the operation unit is completed.

이하, 본 고안을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 고안에 따라 음향기기의 타이머 및 슬립 연속제어회로도를 도시한 것인바, 제1도와 동일한 참조번호는 동일부품을 나타낸다.2 shows a timer and a sleep continuous control circuit diagram of an acoustic device according to the present invention, in which the same reference numerals as in FIG. 1 denote the same parts.

본 고안에 따른 펄스 공급부(10)는 다수의 J-K플립플롭(FF1-FF3)으로 구성되어 트랜지스터(Q3), (Q4), (Q8)로된 슬립연속동작부(11)를 구동함과 동시에 트랜지스터(Q5)로된 타이머 연속동작부(12)를 스위치하여 타이머의 연속동작을 수행토록 한다.The pulse supply unit 10 according to the present invention is composed of a plurality of JK flip-flops (FF1-FF3) to drive the slip continuous operation unit 11 consisting of transistors Q3, Q4, and Q8 and at the same time, the transistor The timer continuous operation unit 12 of (Q5) is switched to perform the continuous operation of the timer.

트랜지스터(Q6), (Q7)는 슬립과 타이머 동작완료시 클럭회로(IC1)를 자동적으로 리셋시키기 위한 리셋부(13)를 구성하는바, 미설명 부호 R7-R29는 저항이고, PB2는 푸쉬버튼 스위치를 표시한다.The transistors Q6 and Q7 constitute a reset section 13 for automatically resetting the clock circuit IC1 when the sleep and timer operations are completed. Reference numerals R7-R29 are resistors and PB2 are push buttons. Mark the switch.

이와같이 구성된 본 고안의 동작을 설명하기로 한다.The operation of the present invention configured as described above will be described.

본 고안은 수동과 자동으로 제어될 수 있는바, 수동동작은 제1도를 참조하여 설명한 종래의 기술과 동일하므로 명세서의 간략화를 위해 그의 상세한 설명은 생략하기로 하고 자동작동만을 제2도를 참조하여 설명하기로 한다.The present invention can be controlled manually and automatically, the manual operation is the same as the conventional technology described with reference to Figure 1, so for the sake of simplicity of the description will be omitted for the sake of simplicity and only the automatic operation refer to Figure 2 This will be described.

우선, 푸쉬버튼스위치(PB1)를 온시키고, 푸시버튼스위치(PB2)를 온시켜 스위치(S5)의 조정에서 분리시킨다.First, push button switch PB1 is turned on, push button switch PB2 is turned on and separated from adjustment of switch S5.

그리고, 슬립 및 타이머의 시간설정은 클럭회로(IC1)가 메모리 기능이 있는바, 클럭회로(IC1)는 미리 설정된 시간을 읽고 있으므로 별도로 다시 조정하지 않아도 된다. 만약에 시간을 다시 조정할 경우에는 제1도를 참조하여 설명한 방법과 동일한 방법으로 수행한다.In addition, since the clock circuit IC1 has a memory function, the clock and circuit IC1 read the preset time and do not need to be adjusted again. If the time is adjusted again, the same method as described with reference to FIG. 1 is performed.

설정시간이 확정되면 스위치(S4)를 온시키고 스위치(S3)를 눌러 슬립을 시작하는바, 이때 트랜지스터(Q3)와 (Q4)는 전원(+Vcc)에서 셋트전원(B+)을 공급한다. 그리고, 트랜지스터(Q8)의 출력은 저항(R8), (R10)을 경유하여 트랜지스터(Q3), (Q4)를 턴온시켜 클럭회로(IC1)에 입력되어 시간설정시 재설정이 가능토록 한다.When the set time is determined, the switch S4 is turned on and the switch S3 is pressed to start sleep. At this time, the transistors Q3 and Q4 supply the set power source B + from the power source + Vcc. The output of the transistor Q8 is turned on via the resistors R8 and R10 to the transistors Q3 and Q4 and input to the clock circuit IC1 to enable resetting at the time setting.

클럭회로(IC1)의 7번단자에서는 슬립 온(on)시 펄스가 출력되어 플립플롭(FF1)의 클럭펄스단자(CK)에 입력되면 플립플롭(FF1)의 출력(out1)은 하이상태가 되고, 이 출력(out1)는 플립플롭(FF2)의 클럭펄스단자(CK)에 인가되는바, 이때 플립플롭(FF2)의 출력(out2)은 로우가 되므로 트랜지스터(Q8)는 턴온되어 트랜지스터(Q3), (Q4)에는 바이어스가 계속 공급된다.In the 7th terminal of the clock circuit IC1, when a pulse is outputted when it is turned on and input to the clock pulse terminal CK of the flip-flop FF1, the output (out1) of the flip-flop FF1 becomes high. This output out1 is applied to the clock pulse terminal CK of the flip-flop FF2. At this time, since the output out2 of the flip-flop FF2 becomes low, the transistor Q8 is turned on so that the transistor Q3 is turned on. , Bias is continuously supplied to (Q4).

소정의 설정된 시간이 종료되면 클럭회로(IC1)의 7번단자에서는 펄스가 출력되지 않게되므로 트랜지스터(Q1)가 턴오프되고 그에 따라 트랜지스터(Q2)역시 턴오프되어 음향기기의 셋트 전원(B+)이 공급되지 않게 되어 슬립동작은 완료하게 된다.When the predetermined time is over, since the pulse is not output at the terminal 7 of the clock circuit IC1, the transistor Q1 is turned off and the transistor Q2 is also turned off accordingly, so that the set power supply B + of the acoustic device is turned off. This is not supplied and the slip operation is completed.

그리고, 다시 설정된 타이머 시간이 되면 클럭신호(IC1)의 7번단자에서 펄스가 출력되어 트랜지스터(Q1)가 턴온시키고 트랜지스터(Q1)가 턴온됨에 따라 트랜지스터(Q2)의 베이스에 로우신호가 인가되므로 트랜지스터(Q2)가 다시 턴온되어 셋트 전원(B+)이 인가되어 타이머 동작을 시작하게 된다.When the timer time is again set, a pulse is output from the seventh terminal of the clock signal IC1, so that the transistor Q1 is turned on and a low signal is applied to the base of the transistor Q2 as the transistor Q1 is turned on. Q2 is turned on again, and the set power source B + is applied to start the timer operation.

이 경우, 플립플롭(FF1)의 클럭단자(CK)에는 2번째 펄스가 인가되므로 플립플롭(FF2)의 출력(out2)은 하이가 되어 트랜지스터(Q8)는 턴오프시켜 트랜지스터(Q3), (Q4)의 바이어스가 중단되어 슬립회로를 차단하고, 플립플롭(FF1)의 출력(out1)이 로우이므로 트랜지스터(Q5)가 턴온되므로 스위치(S4)의 신호원을 클럭회로(IC1)에 연결시켜 시간 재설정을 유도하게 된다.In this case, since the second pulse is applied to the clock terminal CK of the flip-flop FF1, the output out2 of the flip-flop FF2 becomes high, and the transistor Q8 is turned off so that the transistors Q3 and Q4. ), The bias circuit is interrupted, the sleep circuit is interrupted, and since the output (out1) of the flip-flop (FF1) is low, the transistor (Q5) is turned on, so the signal source of the switch (S4) is connected to the clock circuit (IC1) to reset the time. Will lead to.

그리고, 소정의 설정된 시간이 종료되면, 트랜지스터(Q1)의 베이스에는 신호가 인가되지 않으므로 셋트전원(B+)이 중단되어 모든 동작이 중지된다. 이때 트랜지스터(Q7)는 플립플롭(FF3)의 출력(out3)에서는 로우신호가 출력되므로 턴온되어 클럭회로(IC1)는 초기데이터인 리셋위치로 환원된다. 즉 초기의 리셋위치로 자동전환된다.When the predetermined time is over, since no signal is applied to the base of the transistor Q1, the set power source B + is stopped and all operations are stopped. At this time, since the low signal is output at the output out3 of the flip-flop FF3, the transistor Q7 is turned on and the clock circuit IC1 is reduced to the reset position which is initial data. That is, it automatically switches to the initial reset position.

이와같이 동작하는 본 고안은 제1도와 같은 종래의 수동동작이 가능하면서도 슬립과 타이머를 동시에 수행할 수 있는 특징을 지닌것이다.The present invention operating as described above is characterized in that the conventional manual operation as shown in FIG. 1 can be performed while the sleep and the timer can be performed simultaneously.

Claims (1)

클럭회로를 내장한 음향기기의 타이머 및 슬립 제어회로에 있어서, 슬립을 연속적으로 동작시키기 위해 트랜지스터(Q3, Q4, Q8)로된 슬립연속 동작부(11)와, 타이머를 연속동작시키기 위해 트랜지스터(Q5)로된 타이머 연속동작부(12)와, 상기의 동작부에 펄스를 제공하기 위해 플립플롭(FF1∼FF3)로된 펄스 공급부(10)및, 상기의 슬립 및 타이머 연속동작부(11, 12)의 동작 완료후 상기의 클럭회로를 리셋시키기 위해 트랜지스터(Q6, Q7)로 된 리셋부(13)로 구성시켜서 됨을 특징으로 하는 음향기기의 타이머 및 슬립 연속제어회로.In the timer and sleep control circuit of an acoustic apparatus incorporating a clock circuit, a sleep continuous operation unit (11) made of transistors (Q3, Q4, Q8) for continuously operating sleep, and a transistor (for continuously operating a timer) Q5), the timer continuous operation unit 12, the pulse supply unit 10 made of flip-flops FF1 to FF3 to provide pulses to the operation unit, and the sleep and timer continuous operation unit 11, 12. A timer and sleep continuous control circuit for an acoustic apparatus, characterized by comprising a reset section (13) consisting of transistors (Q6, Q7) for resetting the clock circuit after completion of the operation of 12).
KR2019880021675U 1988-12-27 1988-12-27 Timer and slip control circuit KR910008170Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880021675U KR910008170Y1 (en) 1988-12-27 1988-12-27 Timer and slip control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880021675U KR910008170Y1 (en) 1988-12-27 1988-12-27 Timer and slip control circuit

Publications (2)

Publication Number Publication Date
KR900013045U KR900013045U (en) 1990-07-04
KR910008170Y1 true KR910008170Y1 (en) 1991-10-12

Family

ID=19282569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880021675U KR910008170Y1 (en) 1988-12-27 1988-12-27 Timer and slip control circuit

Country Status (1)

Country Link
KR (1) KR910008170Y1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382926B1 (en) * 2000-12-26 2003-05-09 엘지전자 주식회사 Power supply auto switching apparatus and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382926B1 (en) * 2000-12-26 2003-05-09 엘지전자 주식회사 Power supply auto switching apparatus and method

Also Published As

Publication number Publication date
KR900013045U (en) 1990-07-04

Similar Documents

Publication Publication Date Title
KR910008170Y1 (en) Timer and slip control circuit
US4187468A (en) Electronic clock radio having nap/sleep feature
KR900006832Y1 (en) Signal switching circuit for monitor
KR910005672Y1 (en) Circuit controlling alarm device in a clock
JPS6145510Y2 (en)
JPS6217750Y2 (en)
KR200203214Y1 (en) Apparatus for appling acupuncture electronical
JP2639047B2 (en) Timer control device
JPH06236225A (en) Electronic equipment
KR910002796B1 (en) Power timer device with electronic watch
JPS6136957Y2 (en)
JPS58196480A (en) Timer apparatus
JPS626554Y2 (en)
KR200223421Y1 (en) Mobile alarm watch
JPS63311517A (en) Data processor
JPH0416805B2 (en)
KR820001967Y1 (en) Expression device of channel number and time
KR910008169Y1 (en) Stand by holding device of timer
JPH0349477Y2 (en)
JPS6457044A (en) Display device of air conditioner
JPS6025594Y2 (en) electronic watch
KR900000540B1 (en) Drive control devices and method of television set
JPS6215485A (en) Electronic timer
JPS6216713Y2 (en)
JPS6110228Y2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19961231

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee