KR910006644Y1 - Hd프로젝터용 스포트 컬러회로 - Google Patents

Hd프로젝터용 스포트 컬러회로 Download PDF

Info

Publication number
KR910006644Y1
KR910006644Y1 KR2019880011853U KR880011853U KR910006644Y1 KR 910006644 Y1 KR910006644 Y1 KR 910006644Y1 KR 2019880011853 U KR2019880011853 U KR 2019880011853U KR 880011853 U KR880011853 U KR 880011853U KR 910006644 Y1 KR910006644 Y1 KR 910006644Y1
Authority
KR
South Korea
Prior art keywords
output
flip
power supply
microprocessor
cpu
Prior art date
Application number
KR2019880011853U
Other languages
English (en)
Other versions
KR900003984U (ko
Inventor
김원기
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880011853U priority Critical patent/KR910006644Y1/ko
Publication of KR900003984U publication Critical patent/KR900003984U/ko
Application granted granted Critical
Publication of KR910006644Y1 publication Critical patent/KR910006644Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/20—Prevention of damage to cathode-ray tubes in the event of failure of scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/16—Picture reproducers using cathode ray tubes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3179—Video signal processing therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

HD 프로젝터용 스포트 컬러회로
제1도는 본고안의 회로도.
제2도는 본고안 CPU 제어프로그램.
제3도는 본고안 CPU의 플로우챠트.
* 도면의 주요부분에 대한 부호의 설명
10 : 파우어 검출부 20 : 레지스터
30 : CRT제어부 40 : 전원제어부
1 : 정류 및 평활부 2 : 구형파 발진기
SMPS : 스위칭 모우드 파우어 서플라이 EPROM : 프로그램롬
R1-R7: 저항 D1-D7: 다이오드
C1-C3: 콘덴서 I1-I4: 인버터
RL1-RL4: 릴레이 RS1-RS4: 릴레이스위치
L1-L4: 코일
RCRT, GCRT, BCRT : 브라운관
Q1, Q2: 트랜지스터 T1: 트랜스
F/F1-F/F5: 플립플롭
M/M1, M/M2: 단안정 멀티바이브레이터
AN1: 앤드게이트 N1: 낸드게이트
V1-V5: 전원 CPU : 마이크로 프로세서
SW1: 푸쉬버튼 스위치
본 고안은 HD; HIGH DEFINITION, 프로젝터(PROJECTOR)용 스포트킬러(SPOT KILLER)회로에 관한 것이다.
일반적으로 스포트는 브라운관의 형광면에 전자비임이 충돌하여 생기는 작은 점을 말하는 것으로 파우어의 오프시에도 화면에 나타나게 되어 시각에 불편함을 주기 때문에 제거되어야 할 필요가 있는 것이다.
따라서 종래에는 파우어 오프시 편향이 완전히 죽기전에 비임을 빨리 내보내 고압과 중첩되게 하였으나 파우어 오프시 화면이 작아지면서 밝게된후 꺼지게 되므로 스포트는 어느정도 제거되었으나 화면이 밝게 빛난후 꺼지는 현상은 제거되지 못하였으므로 사용자의 시각에 불편함을 줄뿐아니라 브라운관의 수명도 단축되는 단점이 있었다.
본 고안의 목적은 이와같은 점을 감안하여 파우어 오프시 브라운관의 캐소우드와 제1그라드 사이의 바이어스를 깊게 해주어 적(R), 녹(G), 청(B) 신호에 의한 비임을 차단한후 파우어를 '오프'시킴으로서 파우어 스위치를 오프할 경우 스포트 현상이 완전히 제거되게 할뿐 아니라 종래에 발생하였던 시각의 거북함이 제거될 수 있도록 한 HD프로젝터용 스포트 킬러회로를 제공하고자 하는 것으로 메모리에 설정된 프로그램이 마이크로프로세서를 통하여 전원부 및 브라운관을 제어하게 구성한 것이다.
이를 첨부도면에 의하여 상세히 설명하면 다음과 같다.
제1도는 본 고안의 회로도로서 파우어 검출부(10)는 삽입용 트랜스(T1)의 2차측에 유기된 교류전원(AC)이 정류용 다이오드(D2)와 평활용 콘덴서(C1)를 통하여 직류로 변환되게한 정류 및 평활부(1)와 출력이 방향제어용 다이오드(D4)와 접속된 푸쉬버튼스위치(SW1)의 접속에 따라 저항(R5)을 통하여 플립플롭(FF1)을 구동하게 한후 저항(R6)(R7) 및 콘덴서(C2)(C3)와 접속된 단안정멀티바이브레이터(M/M1)(M/M2)를 통하여 마이크로프로세서(CPU)의 단자()()를 제어시켜 파우어 상태가 검출되게 구성한 것이고 레지스터(20)는 마이크로프로세서(CPU)의 출력(IORQ)(WR)이 앤드게이트(AN1)와 낸드게이트(N1)를 통하여 플립플롭(F/F2-F/F5)를 인에이블하게 구형파 발진기(2)의 출력이 플립플롭(F/F2-F/F5)에 클럭신호를 인가하게 한후 프로그램롬(EPROM)의 출력데이타(A0-A15)에 의하여 구동되는 마이크로 프로세서(CPU)와 출력데이타(D0-D3)가 각각의 플립플롭(F/F2-F/F5)에 저장되게 구성한 것이다.
여기서 플립플롭(F/F1)은 J/K 플립플롭이고 플립플롭(F/F2-F/F5)은 D플립플롭이다.
그리고 전원 제어부(40)는 상기한 플립플롭(F/F2)에 저장된 레지스터(20)의 출력이 인버터(I1)를 통하여 푸쉬버튼스위치(SW1) 및 저항(R8)과 접속된 방향제어용 다이오드(D8)과 접속된 방향제어용 다이오드(D3)를 제어시킴에 따라 상기한 정류 및 평활부(1)의 출력이 바이어스저항(R1-R4)과 접속된 PNP형 트랜지스터(Q1)(Q2)와 다이오드(D1)를 통하여 코일(L1) 릴레이스위치(RS1)로 구성된 릴레이(RL1)를 제어시켜 스위칭 모우드 파우어 서플라이(SMPS)의 전원(V1-V5)공급을 제어하게 구성한 것이고 CRT제어부(30)는 상기한 플립플롭(F/F3-F/F5)에 저장된 레지스터(20)의 출력이 각각의 인버터(I2-I4)와 다이오드(D5-D7)를 통하여 코일(L2-L4) 릴레이스위치(RS2-RS4)로 구성된 릴레이(RL2-RL4)를 제어시켜 브라운관(RCRT)(GCRT)(BCRT)의 캐소우드(K) 및 그리드(G1) 바이어스가 제어되게 구성시킨 것이다.
또한 제2도는 본 고안 마이크로프로세서(CPU)의 제어 프로그램(Z 80 ASSEMBLY LANGUAGE)이고 제3도는 본 고안 마이크로 프로세서(CPU)의 플로우챠트로서 제3도(a)는 파우어 온시 플로우챠트이며 제3도(b)는 파우어 오프시 플로우챠트이다.
이와같은 구성된 본 고안의 작용 효과를 설명하면 다음과 같다.
제1도의 회로도에서 승압용 트랜스(T1)의 2차측에 유기된 교류전원(AC)이 정류용 다이오드(D2)와 평활용 콘덴서(C1)를 통하여 직류로 변환된후 플립플롭(F/F21)의 단자(J)(K)에 「H레벨」을 인가한다.
이때 파우어스위치(SW1)를 누르지 않은 초기 상태에서는 플립플롭(F/F1-F/F5)의 출력(a)(Q0-Q3)이 「H레벨」상태로 설정되는 것으로 파우어 검출용 푸쉬버튼 스위치(SW1)를 접속시켰다 떼게되면 접속시킨 상태에서는 직류로 변환된 정류 및 평활부(1)의 출력이 저항(R2)(R8)과 방향제어용 다이오드(D3) 및 파우어스위치(SW1)를 통하여 접지로 흐름에 따라 PNP형 트랜지스터(Q1)(Q2)의 베이스측에 저전위가 인가되어 트랜지스터(Q1)(Q2)를 "턴온"시킨후 정류 및 평활부(1)의 출력이 트랜지스터(Q1)와 다이오드(D1)를 통하여 코일(L1)을 여자시켜 릴레이스위치(RS1)를 "온"시킴으로서 스위칭 모우드파우어 서플라이(SMPS)로부터 전원(V1-V5)이 인출되는 것이다.
이와동시에 파우어 검출용 푸쉬버튼 스위치(SW1)를 떼게되면 저항(R5)과 다이오드(D4)를 통하여 플립플롭(F/F1)의 클럭단자(CK)에 부(-)트리거의 클럭신호가 인가됨에 따라 플립플롭(F/F1)의 출력(Q)()측에는 초기상태에서 반전된 「H레벨」「L레벨」신호가 발생되어 단안정 멀티바이브레이터(M/M1)(M/M2)에 인가되면 이때 부(-)트리거된 단안정 멀티바이브레이터(M/M2)는 저항(R7)과 콘덴서(C3)의 시정수에 의하여 마이크로 프로세서(CPU)의 단자()에 「L레벨」을 인가시켜 마이크로프로세서(CPU)를 초기화상태로 만들고 정(+)트리거된 단안정 멀티바이브레이터(M/M1)는 저항(R6)과 콘덴서(C2)의 시정수에 의하여 마이크로 프로세서(CPU)의 단자()에 「H레벨」을 인가시켜 제2도와 같은 자체내의 프로그램을 수행시킨다.
즉 파우어용 푸쉬버튼 스위치(SW1)를 접속시켰다 떼게되면 스위칭 모우드 파우어 서플라이(SMPS)로부터 전원(V1-V5)이 인출되어 본 고안의 각부를 구동시키게 되며 이의 상태를 감지한 플립플롭(F/F1)의 출력(Q)()이 단안정 멀티바이브레이터(M/M2)를 통하여 마이크로프로세서(CPU)를 초기화시킴과 동시에 단안정 멀티바이브레이터(M/M1)를 통하여 마이크로 프로세서(CPU)이 단자()를 구동시켜 자체내의 프로그램을 수행시킨다.
여기서 구형파 발진기(2)의 출력이 플립플롭(F/F2-F/F5)에 클럭 신호를 인가한후 프로그램롬(EPROM)에 내장된 프로그램(PR1)에 의하여 A(ACCUMULATOR)에 01H(00000001)가 로드되고 프로그램(PR2)에 의하여 마이크로프로세서(CPU)의 출력()()은 "0"으로 출력(P2)의 데이타(A7)는 "1"로 됨에 따라 플립플롭(F/F2-F/F5)이 인에이블 되며 이때 지정된 데이타 01H(00000001)에 의하여 마이크로 프로세서(CPU)의 출력(P1) 데이타(D0-D3)가 "1000"으로 설정된후 플립플롭(F/F2-F/F5)에 입력된다.
이와 동시에 「H레벨」로된 플립플롭(F/F2)의 출력(Q0)이 인버터(I1)를 통하여 「L레벨」로 반전된후 바이어스 저항(R8)(R1-R4)을 통하여 PNP형 트랜지스터(Q1)(Q2)의 베이스측에 계속 저전위를 인가시켜 트랜지스터(Q1)(Q2)를 계속 "턴온"시킴으로서 스위칭 모우드 파우어 서플라이(SMPS)로부터 구동 전원(V1-V5)이 인출되는 것이고 「L레벨」로된 플립플롭(F/F3-F/F5)의 출력(Q1-Q3)이 인버터(I2-I4)를 통하여 「H레벨」로 반전된후 코일(L2-L4)을 여자시켜 릴레리 스위치(RS2-RS4)를 단자(6)로 접속시킴에 따라 전원(V2)이 릴레이스위치(RS2-RS4)를 통하여 브라운관(RCRT)(GCRT)(BCRT)의 그리드(G1)에 인가됨으로서 화면이 정상적으로 재생될 수 있는 것이다.
즉 제3도 (a)와 같은 플로우차트에서 루틴(파우어 ON)이 수행되면 마이크로 프로세서(CPU)의 상태가 초기화 상태로 된후 루틴(01H→A)에 의하여 마이크로프로세서(CPU)의 출력(P1) 데이타(D0-D3)가 설정되며 이때 루틴(A의 내용(01H)를 PROT80H로)에 의하여 플립플롭(F/F2-F/F5)가 인에이블됨에 따라 스위칭 모우드파우어 서플라이(SMPS)가 계속전원(V1-V5)을 인출시킴과 동시에 전원(V2)이 브라운관(RCRT)(GCRT)(BCRT)에 인가됨으로서 화면이 정상적으로 재생될 수 있는 것이다.
그리고 파우어용 푸쉬버튼 스위치(SW1)를 다시한번 접속시켰다 떼게되면 저항(R5)과 다이오드(D4)를 통하여 플립플롭(F/F1)의 클럭단자(CK)에 부(-)트리거의 클럭신호가 인가됨에 따라 플립플롭(F/F1)의 출력(Q)()측에는 「H레벨」「L레벨」에서 반전된 「L레벨」「H레벨」신호가 발생되어 단안정 멀티바이브레이터(M/M1)(M/M2)에 인가되며 이때 정(+)트리거된 단안정 멀티바이브레이터(M/M2)는 저항(R7)과 콘덴서(C3)의 시정수에 의하여 마이크로프로세서(CPU)의 단자()에 「H레벨」을 인가시키기 때문에 초기화 상태와는 무관하게 만들고 부(-)트리거된 단안정 멀티 바이브레이터(M/M1)는 저항(R6)과 콘덴서(C2)의 시정수에 의하여 마이크로프로세서(CPU)의 단자()에 「L레벨」을 인가시켜 자체내의 프로그램을 수행시킨다.
즉 파우어용 푸쉬버튼 스위치(SW1)를 다시 접속시켰다 떼게되면 마이크로 프로세서(CPU)의 단자()에 「L레벨」이 인가되어 자체내의 프로그램을 수행시킨다.
여기서 프로그램롬(EPROM)에 내장된 프로그램(PR3)에 의하여 A(ACCUMULATOR)에 데이타(OFA)가 로드되고 프로그램(PR4)에 의하여 마이크로 프로세서(CPU)의 출력()()은 "0"으로 출력(P2)의 데이타(A7)는 "1"로 됨에따라 플립플롭(F/F2-F/F5)이 계속 인에이블 되며 이때 지정된 데이타(OFH)에 의하여 마이크로프로세서(CPU)의 출력(P1) 데이타(D0-D3)가 "1111"로 설정된후 플립플롭(F/F2-F/F5)에 입력된다.
이와 동시에 「H레벨」로된 플립플롭(F/F2)의 출력(Q0)이 인버터(I1)를 통하여 「L레벨」로 반전된후 트랜지스터(Q1)(Q2)를 계속 "턴온"시킴으로서 스위칭 모우드 파우어 서플라이(SMPS)로부터 구동전원(V1-V5)이 계속 인출되는 것이고 「H레벨」로된 플립플롭(F/F2-F/F5)의 출력(Q1-Q3)이 인버터(I2-I4)를 통하여 「L레벨」로 반전된후 코일(L2-L4)의 여자상태를 해제시켜 릴레이 스위치(RS2-RS4)를 단자(Q)로 접속시킴에 따라 전원(V1)보다 높은 부(-)전압을 갖는 전원(V1)이 릴레이스위스(RS2-RS4)를 단자(Q)로 접속시킴에 따라 전원(V1)보다 높은 부(-)전압을 갖는 전원(V1)이 릴레이스위치(RS2-RS4)를 통하여 브라운관(RCRT)(GCRT)(BCRT)의 그리드(G1)에 인가되어 캐소우드(K)와의 바이어스를 깊게 함으로서 적(R), 녹(G), 청(B)의 비임이 차단된다.
그리고 아무런 기능을 수행하지 않는 프로그램(PR5)을 수행시킨후 프로그램(PR6)에 의하여 A(ACCUMLATOR)에 데이타(OEH)가 로드되고 프로그램(PR7)에 의하여 마이크로 프로세서(CPU)에 의하여 플립플롭(F/F2-F/F5)을 인에이블시키며 이때 지정된 데이타(OEH)에 의하여 마이크로프로세서(CPU)의 출력(P1) 데이타(D0-D3)가 "111"로 설정된후 플립플롭(F/F2-F/F5)에 입력된다.
이와 동시에 「H레벨」로된 플립플롭(F/F3-F/F5)이 출력(Q1-Q3)에 의하여 브라운관(RCRT)(GCRT)(BCRT)의 비임이 계속 차단되며 「L레벨」로된 플립플롭(F/F2)의 출력(Q0)이 인버터(I1)를 통하여 「H레벨」로 반전된후 바이어스저항(R8)(R1-R4)을 통하여 PNP형 트랜지스터(Q1)(Q2)의 베이스측에 고전위를 인가시켜 트랜지스터(Q1)(Q2)를 "턴오프" 시킨후 코일(L1)의 여자상태가 해제되어 릴레이스위치(RS1)를 "오프" 시킴으로서 스위칭 모우드 파우어 서플라이(SMPS)의 전원(V1-V5)공급이 차단되는 것이다.
즉 제3도 (b)와 같은 플로우챠트에서 푸쉬버튼스위치(SW1)의 재접속에 의하여 루틴(파우어 오프)이 수행되면 루틴(OFH→A)(A의 내용 (OFH)를 포트 PORT 80H로)에 의하여 파우어의 온상태를 유지하면서 브라운관(R, G, BCRT)의 비임을 차단시키고 루틴(OEH→A)(A의 내용(OEH)를 PORT 80H로)에 의하여 R, G, B 비임의 차단된 상태에서 파우어를 "오프"시킴으로서 파우어 오프시 화면상의 스포트가 완전히 제거될 수 있는 것이다.
따라서 종래에는 파우어 오프시 편향이 완전히 죽기전에 비임을 빨리 내보내 고압과 중화시키는 원리를 이용하였기 때문에 화면이 밝아지면서 밝게된후 꺼지게 되어 사용자의 시각에 불편함을 주었으나 본고안은 마이크로 프로세서의 프로그램에 의하여 R, G, B 신호에 의한 비임을 차단시킨후 파우어 공급을 차단시켰기 때문에 파우어 오프시 화면상에 전체가 까맣게 되었다가 전원이 꺼지게 됨으로서 스포트 현상이 완전히 제거될 수 있는 효과가 있는 것이다.
이상에서와 같이 본 고안은 프로그램적으로 파우어 오프시 R, G, B의 비임이 먼저 차단되게 한후 전원이 차단되게 구성한 것으로 종래에 화면이 밝아졌다 꺼지거나 하는 현상이 제거되므로 브라운관이 보호될 수 있으며 시청자의 시각을 거부하지 않게 될 수 있는 효과가 있는 것이다.

Claims (5)

  1. 푸쉬버튼 스위치(SW1)의 접속에 따라 파우어 공급 상태가 감지되게 한후 마이크로 프로세서(CPU)를 제어하게 한 파우어 검출부(10)와, 프로그램롬(EPROM)의 프로그램에 의하여 구동되는 마이크로프로세서(CPU)의 출력데이타가 저장되게 한 레지스터(20)와, 상기한 레지스터(20)의 출력이 릴레이(RL2-RL4)를 통하여 브라운관(RCRT)(GCRT)(BCRT)를 제어하게한 CRT제어부(30)와, 상기한 레지스터(20)의 출력이 릴레이(RL1)를 통하여 스위칭 모우드 파우어 서플라이(SMPS)의 입력전원(AC)을 제어시켜 전원 공급이 제어되게 구성시킨 HD프로젝터용 스포트 킬러회로.
  2. 제1항에 있어서 파우어 검출부(10)는 입력전원(AC)을 직류로 변환되게 한 정류 및 평활부(1)의 출력이 저항(R5)과 다이오드(D4)를 통하여 푸쉬버튼 스위치(SW1)의 파우어 공급 상태를 감지하게 구성한후 플립플롭(F/F1)을 통하여 저항(R6)(R7) 및 콘덴서(C2)(C3)와 접속된 단안정 멀티바이브레이터(M/M1)(M/M2)를 제어시켜 마이크로프로세서(CPU)의 단자()()가 제어되게 구성시킨 HD프로젝터용 스포트 킬러회로.
  3. 제1항에 있어서, 레지스터(20)는 구형파 발진기(2)의 출력이 플립플롭(F/F2-F/F5)의 단자(CK)에 클럭신호를 인가하게 구성하고 마이크로 프로세서(CPU)의 출력()()이 앤드게이트(AN1) 및 낸드게이트(N1)를 통하여 플립플롭(F/F2-F/F5)을 인에이블시켜 마이크로 프로세서(CPU)의 출력(P1)데이타(D0-D3)가 저장되게 구성시킨 HD프로젝터용 스포트 킬러회로.
  4. 제1항에 있어서 CRT제어부(30)는 상기한 플립플롭(F/F3-F/F5)을 통하여 인가되는 레지스터(20)의 출력이 각각의 인버터(I2-I4) 및 다이오드(D5-D7)를 통하여 코일(L2-L4), 릴레이 스위치(RS2-RS4)로 구성된 릴레이(RL2-RL4)를 제어시켜 브라운관(RCRT)(GCRT)(BCRT)의 비임이 제어되게 구성시킨 HD프로젝터용 스포트 킬러회로.
  5. 제1항에 있어서 전원제어부(40)는 상기한 플립플롭(F/F2)을 통하여 인가되는 레지스터(20)의 출력이 인버터(I1) 및 다이오드(D3)를 통하여 바이어스 저항(R1-R4)(R8)과 접속된 트랜지스터(Q1)(Q2)를 제어하게 한후 다이오드(D1)를 통하여 코일(L1), 릴레이스위치(RS1)로 구성된 릴레이(RL1)를 제어시켜 스위칭 모우드파우어 서플라이(SMPS)의 입력전원(AC)이 제어되게 구성시킨 HD프로젝터용 스포트 킬러회로.
KR2019880011853U 1988-07-22 1988-07-22 Hd프로젝터용 스포트 컬러회로 KR910006644Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880011853U KR910006644Y1 (ko) 1988-07-22 1988-07-22 Hd프로젝터용 스포트 컬러회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880011853U KR910006644Y1 (ko) 1988-07-22 1988-07-22 Hd프로젝터용 스포트 컬러회로

Publications (2)

Publication Number Publication Date
KR900003984U KR900003984U (ko) 1990-02-08
KR910006644Y1 true KR910006644Y1 (ko) 1991-08-26

Family

ID=19277721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880011853U KR910006644Y1 (ko) 1988-07-22 1988-07-22 Hd프로젝터용 스포트 컬러회로

Country Status (1)

Country Link
KR (1) KR910006644Y1 (ko)

Also Published As

Publication number Publication date
KR900003984U (ko) 1990-02-08

Similar Documents

Publication Publication Date Title
AU612090B2 (en) Power source control apparatus
US5138547A (en) Dual input power supply
KR910006644Y1 (ko) Hd프로젝터용 스포트 컬러회로
US5682083A (en) Spot removing circuit for a CRT with grid control means
JPH043661A (ja) スポットキラー回路
KR102378730B1 (ko) 방전 신호 트리거링 회로 및 디스플레이 장치
JPH01311617A (ja) スイッチング素子駆動装置
KR100744938B1 (ko) 플라즈마 디스플레이 패널용 전원공급 장치
US5962978A (en) Apparatus for automatically degaussing a color picture tube in response to a power conservation mode
MXPA01007533A (es) Dispositivo de suministro de energia para canones electronicos en cdt.
US3938027A (en) Electrical thyristor circuit
JP2562732B2 (ja) テレビジョン受像機
US5671016A (en) High voltage discharge circuit for CRT
JPH099174A (ja) スイッチング型の電源装置
JPH0728771Y2 (ja) 高圧制御回路装置
JPS6213099Y2 (ko)
KR0146220B1 (ko) 모니터의 수평 편향회로
JPS5929370Y2 (ja) ミユ−テイング用リレ−駆動回路
EP0092954A1 (en) Electron beam suppression circuit for a television display system
JPS6016126A (ja) 電池の放電検出回路
JPH0623191Y2 (ja) スイッチング電源装置
KR910005425Y1 (ko) 저전력 소비형 초기 스타트 회로
KR940007076Y1 (ko) 모니터의 초기 영상 뮤트 회로
KR0113657Y1 (ko) 전원오프시 스폿 제거 회로
JPS5840869B2 (ja) デンゲンソウチ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee