KR910006613B1 - 제어 정보 통신장치 - Google Patents

제어 정보 통신장치 Download PDF

Info

Publication number
KR910006613B1
KR910006613B1 KR1019830003950A KR830003950A KR910006613B1 KR 910006613 B1 KR910006613 B1 KR 910006613B1 KR 1019830003950 A KR1019830003950 A KR 1019830003950A KR 830003950 A KR830003950 A KR 830003950A KR 910006613 B1 KR910006613 B1 KR 910006613B1
Authority
KR
South Korea
Prior art keywords
control
unit
circuit
channel
word
Prior art date
Application number
KR1019830003950A
Other languages
English (en)
Other versions
KR840006118A (ko
Inventor
오식 밀로
Original Assignee
웨스턴 일렉트릭 캄파니 인코포레이티드
오레그 이.엘버
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨스턴 일렉트릭 캄파니 인코포레이티드, 오레그 이.엘버 filed Critical 웨스턴 일렉트릭 캄파니 인코포레이티드
Publication of KR840006118A publication Critical patent/KR840006118A/ko
Application granted granted Critical
Publication of KR910006613B1 publication Critical patent/KR910006613B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0407Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

내용 없음.

Description

제어 정보 통신장치
제1도는 본 발명의 실시하는 시스템의 블록선도.
제2도는 제1도의 실시예에 포함된 라인유니트의 세부 블록선도.
제3도는 제1도의 실시예에 포함된 결합한 제어 유니트와 시간슬롯 인터페이스 유니트의 세부 블록선도.
제4도는 제1도 실시예의 시다중 스위칭 유니트로 통신하기 위해 제3도의 시간슬롯 인터페이스 유니트에 포함된 링크 인터페이스 유니트의 선도.
제5도는 제3도의 시산슬롯 인터페이스유니트와 통신하기 위해 제1도 실시예의 시다중 스위칭 유니트에 내장된 링크 인터페이스유니트의 선도
제6도는 제1도의 실시예에 사용된 테이타 워드 형식의 선도.
제7도는 제1도의 실시예에 포함된 중앙제어의 세부선도.
제8도는 본 실시예의 E-비트 제어순서의 계통도.
제9도는 본 실시예에 사용된 E-비트 체크회로의 선도.
제10도는 제3도의 제어유니트에 사용된 DMA 제어 전송회로에 대한 상태선도.
제11도는 제1도의 실시예에 포함된 제어워드 스위치로 전송된 제어워드에 상용된 제어워드 형식의 선도.
제12도는 제1도의 실시예에 포함된 제어워드 스위치로부터 전송된 제어워드에 사용된 제어워드 형식의 선도.
제13도 내지 제16도는 제17도에 의해 결합될 때 제1도의 실시예에 포함된 제어워드 스위치의 세부선도.
제18도는 제1도의 실시예에 포함된 제어워드 스위치에 관한 타이밍 선도.
제19도는 제1도의 실시예에 사용된 제어워드 스위치에 관한 논리표.
제20도는 제1도 실시예의 제어 메시지 전송용 통신순서의 선도.
* 도면의 주요부분에 대한 부호의 설명
19, 20, 21, 22: 라인유니트 11, 12: 시간슬롯 인터페이스유니트
17, 18 : 제어유니트 10 : 시다중 스위칭유니트
29 : 제어메모리 230 : 중앙제어
300 : 제어워드 스위치
본 발명은 시분할 스위칭 시스템에 관한 것이며 특히 그러한 시스템내의 제어정보를 전달하기 위한 장치에 관한 것이다.
저장된 프로그램 제어통신 스위칭 시스템은 메모리에 저장된 프로그램에 응답하여 스위칭기능을 제어하는 약간의 지능 형태를 포함한다. 역사적으로, 그러한 시스템은 전체 시스템을 제어하기 위해 단일처리기를 내장했다. 기술과 시스템 설계가 발전함에 따라 더 복잡한 시스템 기능과 결정을 하는 처리시간을 줄이기 위해 주처리기로부터 확실한 루틴 기능을 분리해야 했다. 오늘날 더 복잡한 시스템 기능과 결정을 여러가지 지능처리기로 분리시키는 시스템이 고안되고 있다.
스위칭 시스템 제어방법의 발전을 통해, 여러가지 처리기가 상호 통신하는 방법에 변화가 일어났다. 어떤 시스템은 처리기 사이의 전체 통신에 분리 제어기 버스구조를 공급했다. 다른 시스템은 스위칭 시스템 사이의 통신경로를 사용하여 제어정보를 해석하고 스위칭 시스템의 전체 동작을 지정하는 중앙제어기와 배전된 시스템 처리기 사이에 통신경로를 공급한다. 그러나, 이러한 공지된 시스템은 동작시키기가 복잡하고 시간을 소비한다. 더 나아가서 그러한 시스템은 배전된 처리기를 지정하도록 중앙제어기에 위해 배전처리를 하는 장점을 가질 수 없다.
1982년 3월 30일 허여되고 본 출원의 양도인에게 양도한 에취. 제이. 보이셔 등의 미합중국 특허출원 제4,322,843호의 발명에 따른 제어정보 통신장치는 처리기 상호간에 통신하는 이점이 있고 상기 장치에 있어서 복잡성과 시간 소비를 줄인다.
상기 인용된 보이셔에 위한 발명의 실시예에 있어서, 제어유니트는 다수의 제어워드를 구비하는 제어 메시지에 의해 어떤 스위칭 통신경로를 거쳐 상호 통신한다. 실시예의 스위칭 시스템에 내장된 제어 배전 유니트는 한 제어유니트에 의해 전송되는 제어 메시지의 제어워드를 축적하고, 전체 제어 메시지가 저장된 후, 메시지는 그 제어 메시지에 대한 통신경로가 이용될 때 메시지의 어드레스부에 의해 지정된 제어유니트로 반복된다. 주어진 제어유니트가 다수의 제어 메시지를 계속하여 전송하므로, 전체 제어 메시지는 각국 제어유니트에 대해 이용 가능한 통신경로의 부족으로 실시예의 제어 배전 유니트에 저장되어야 하며, 제어 배전 유니트에 포함된 저장용량의 크기가 커야 한다. 더 나아가, 공급된 저장용량이 다른 제어 메시지를 저장하는데 모두 사용될 때 제어 메시지의 전송 가능성은 높은 시스템이 용도를 보장하도록 전개되어야 하는 고장 복구 처리를 까다롭게 한다. 기술상 인정된 문제는 상기 실시예의 저장용량과 관련하여 불필요한 보간기통신지연과 비용과 복잡성이 없는 상기 보이셔의 발명에 따라 스위칭 시스템의 통신경로를 사용하는 상호처리기 통신의 장점을 가진다.
제어정보 통신장치에 있어서 본 발명의 윈리에 따라 상기 문제가 유리하게 해결되며 기술상의 발전이 이루어지고, 여기서 착국 제어유니트는 먼저 착국 제어유니트를 정하는 회로설정요구 제어워드를 스위칭 수단으로 전송하여 스위칭 수단은 통신경로를 착국 제어워드로 확립하여 회로설정요구 제어워드에 응답하므로써 제어 메시지의 제어워드는 주어진 제어유니트로부터 그 사이에 축적되고 저장시키지 않고 착국 제어유니트로 전달한다. 본 발명의 제2양상에 따라, 주어진 제어유니트는 착국 제어유니트까지의 통신경로가 확립되는 것을 알린 후에만 제어 메시지를 전송하기 시작한다.
본 발명에 따라 시분할 스위치용 제어정보 통신장치는 입력포트와 출력포트를 가지는 스위칭 수단과 적어도 한 입력포트에 연결된 다수의 제어유니트를 구비하여 한 제어유니트를 지정하는 어드레스부를 각각 가지는 회로설정요구 제어워드를 전송한다. 각각의 제어유니트는 또한 적어도 한개의 출력포트에 연결되어 제어메시지 제어워드를 수신한다. 스위칭 수단은 제어워드 반복회로를 내장하며 회로설정요구 제어워드를 전송하고 제어유니트에 연결된 입력포트로부터 제어워드 반복회로로 제어 메시지워드를 계속적으로 전송하기 위한 수단을 구비한다. 제어워드 반복회로는 회로설정요구 제어워드와 제어 메시지워드를 수신하는 수신기와 주어진 입력포트로부터 계속적으로 수신된 각 제어 메시지 제어워드를, 그 다음 제어 메시지 제어워드가 주어진 입력포트로부터 수신되기전에, 주어진 회로설정요구 제어워드의 어드레스부에 의해 지정된 제어유니트에 연결된 한 어드레스부로 전송하므로써 주어진 입력포트로부터 주어진 회로설정요구 제어워드에 응답하는 회로를 구비한다.
본 발명은 도면과 함께 다음 설명을 참고로하여 더 완전하게 이해된다.
제1도는 가입자세트(23 내지 26)를 상호 연결하는데 사용되는 본 발명을 실시하는 시분할 스위칭 시스템의 블럭선도 이다.
제1도의 실시예는 64개의 입력포트와 64개의 출력포트를 갖춘 시분배공간분할 스위치를 구비하는 시다중 스위칭유니트(10)를 포함한다. 실시예는 대표적인 시간슬롯 인터페이스유니트(11)(12)가 정확히 도시되는 31개의 시간슬롯 인터페이스유니트를 내장한다. 부가적으로 각 시간슬롯 인터페이스유니트(11)(12)는 두 입력포트와 시다중 스위치유니트(10)의 두 출력포트에 연결된다. 본 발명의 실시예에 있어서, 시간슬롯 인터페이스유니트(11)는 시다중 라인(13)(14)을 거쳐 두개의 시다중 스위치 입력에 연결되며 시다중 라인(15)(16)을 거쳐 두 출력포트에 연결된다. 시간슬롯 인터체인지 유니트(12)는 시다중 라인(13')(14')을 거쳐 두개의 시다중 스위치 입력포트에 연결되며, 시다중 라인(15')(16')을 거쳐 두 입력포트에 연결된다.
다음 설명에 있어서, 시다중 스위치유니트(10)의 입력과 출력포트는 입력/출력포트쌍이라 한다. 주어진 입/출력포트쌍의 입력포트에 대한 데이타워드용 전원이 출력포트쌍으로부터의 데이타워드에 대한 착신국이므로 이용어가 사용된다. 제1도에 도시한 바와 같이, 입/출력포트쌍(P')은 시다중 라인(13)(15)과 관련이 있다. 각 시다중 라인(13내지 16, 13' 내지 16')은 256개의 시분리 채널을 각각 구비하는 125μsec 프레임에 있는 디지탈 정보를 전송한다. 따라서, 각 시간슬롯 인터페이스 유니트는 각각 125μsec 프레임동안에 512 디지탈정보채널까지 전송하고 수신한다.
각 시간슬롯 인터페이스 유니트는 제어유니트와 결합되며 제어유니트(17)는 시간슬롯 인터페이스유니트(11)와 결합되고, 제어유니트(18)는 시간슬롯 인터페이스 유니트(12)와 결합된다. 따라서, 각 시간슬롯 인터페이스 유니트는 제1도에 도시된 개개의 시다중 라인을 거쳐 다수의 라인유니트(19 내지 22)에 연결된다. 본 발명의 실시예에 있어서 라인유니트(19)(20)는 시간슬롯 인터페이스 유니트(11)에 연결되며 라인유니트(21)(22)는 시간슬롯 인터페이스 유니트(12)에 연결된다. 본 실시예의 각 라인유니트는 다수의 가입자 세트(23 내지 26)에 연결된다. 각 시간슬롯 인터페이스 유니트에 결합된 라인유니트의 정확한 수인 각 라인유니트에 접속된 가입자 세트의 정확한 수는 서브될 가입자의 수와 그러한 가입자의 호출비에 따라 결정된다. 각 라인유니트는 다수의 가입자 세트(예로, 23 내지 26)로부터 공지된 아날로그루프를 종단하고 아날로그 음성신호를 포함하는 호출정보를 결합된 시간슬롯 인터페이스 유니트에 전송되는 디지탈 데이타 워드로 변환 시킨다. 더 나아가서, 각 라인유니트는 가입자 세트로부터 서비스 요구를 검출하고 그러한 가입자 세트에 대해 어떠한 신호정보를 발생시킨다. 음성샘플이 받아들여져 인코드되는 특수가입자 세트와 라인유니트와 라인유니트에 결합된 시간슬롯 인터페이스 유니트사이의 합성코드를 전송하는데 사용된 특수한 시다중 채널은 결합된 시간슬롯 인터페이스 유니트의 제어유니트에 의해 결정된다.
가입자 세트, 라인유니트와 시간슬롯 인터페이스 유니트의 관계는 상호연결된 각각의 그룹에 대해 실제적으로 동일한 것이다. 따라서, 다음 설명은 가입자 세트(23), 라인유니트(19)와 시간슬롯 인터페이스 유니트에 관한 것인 반면, 그러한 유니트의 전체 다른 그룹에 대한 관계를 도시한다. 라인유니트(19)는 각 가입자 세트에 연결된 라인을 주사하여 서비스 요구를 검출한다. 그러한 요구가 검출될때, 라인유니트(19)는 요구하는 가입자 세트의 요구와 확인을 표시하는 메시지를 제어유니트(17)로 전송한다. 이러한 메시지는 통신경로(27)를 거쳐 제어유니트(17)에 전송된다. 제어유니트(17)는 요구된 서비스에 의거한 번역, 요구하는 가입자 세트와 유효장치의 확인을 수행하며, 통신경로(27)를 거쳐 라인유니트(19)로 메시지를 전송하고, 라인유니트(19)와 시간슬롯 인터페이스 유니트사이의 다수의 시분리 채널은 가입자 세트로부터 시간슬롯 인터페이스 유니트(11)로 정보를 전송하는데 사용된다. 이 메시지에 의거하여. 라인유니트(19)는 가입자 세트(23)로부터의 아날로그정보를 디지탈 데이타 워드로 인코드하고 할당된 채널에 있는 결과적인 데이타워드를 전송한다. 본 실시예에서, 라인유니트(19)는 할당된 채널에서 DC상태표시, 즉, 가입자 세트(23)와 결합한 가입자루프의 개방회로, 폐쇄회로 표시를 전송한다.
라인유니트(19)와 시간슬롯 인터페이스 유니트(11)사이의 시분리 채널이 주어진 가입자 세트에 할당된 후, 제어유니트(17)는 할당된 채널에 전송된 정보를 샘플링하므로써 가입자 세트로부터 신호화 정보를 검출한다. 그러한 샘플링 동작은 통신경로(28)를 거쳐 수행된다. 제어유니트(17)는 가입자 채널로부터 신호화 정보에 응답하며, 시간슬롯 인터페이스 유니트(18)의 시간슬롯 인터페이스 기능을 제어하므로써, 다른 제어유니트(예로, 18)와 중앙제어(230)로부터의 제어메시지에 응답한다. 상기 설명과 같이, 시간슬롯 인터페이스 유니트와 시다중 스위치유니트(10)사이에 있는 각 시다중 라인이 각각 125μsec 프레임인 256개의 채널을 가진다. 이러한 채널은 일어나는 순서에 따라 번호 1내지 256으로 할당된다. 이 채널 순서는 반복되어 주어진 채널이 125μsec 마다 유효하도록 한다. 시간슬롯 인터페이스 기능은 라인유니트로부터 수신된 데이타 워드를 받아들이고 그 데이타워드를 제어유니트(17)(18)의 제어하에 시간슬롯 인터페이스 유니트와 시다중 스위칭 유니트(10)사이에 있는 시다중 라인의 채널에 지정한다.
시다중 스위칭유니트(10)는 각 125μsec 프레임이 256개의 시간슬롯을 구비하는 시간슬롯 반복프레임을 동작시킨다. 각 시간슬롯 동안에, 시다중 스위칭유니트(10)는 임의의 64개 입력포트에서 수신된 데이타워드를 제어메모리(29)에 저장된 시간슬롯 제어정보에 따라 임의의 64개 출력포트에 연결될 수 있다. 시다중 스위칭 유니트(10)를 통한 연결구성 패턴은 매 256시간 슬롯을 반복하며 각 시간슬롯은 번호 1 내지 256으로 표시된다. 따라서, 제1시간슬롯(TS1)동안에 시다중 라인(13)의 채널(1)에 있는 정보는 시다중 스위칭유니트(10)에 의해 출력포트(P64)로 스위치되는 반면 그다음 시간슬롯(TS2)동안에 시다중 라인(13)의 채널(2)은 출력포트(P62)로 스위치된다. 시간 슬롯 제어 정보는 여러 제어유니트(예로, 17, 18)로 부터 얻어진 제어 메시지로부터 이러한 제어정보를 유도하는 중앙제어(230)에 의해 제어메모리에 써 넣는다.
중앙제어(230)와 제어유니트(17)(18)는 시간슬롯 인터페이스 유니트(11)와 시다중 스위칭 유니트(10)사이의 시다중 라인(예로, 13 내지 16)의 제어채널을 호출한 선택된 채널을 사용하는 제어 메시지를 교환한다. 본 실시예에서, 각 제어 메시지는 다수의 제어 워드를 구비하며 각 제어 채널은 256개의 시 분리 채널의 프레임 당 한개의 제어 워드를 전송할 수 있다. 주어진 입/출력 포트쌍과 결합된 두개의 시다중 라인의 동일채널은 제어채널이 되도록 선결된다. 부가적으로, 주어진 체널은 한쌍의 시다중라인에 대한 제어채널로 사용된다. 예를 들면, 채널(1)이 시다중 라인(13)과 결합된 시다중 라인(15)의 제어채널로서 사용될 경우, 어떤 다른 시다중라인도 제어채널로서 채널(1)을 사용하지 않는다. 본 실시예에 따라, 입/출력 포트쌍(P1 내지 P62)은 31개의 시간슬롯 인터페이스유니트에 연결된다. 시간슬롯 인터페이스유니트(11)와 결합되는 제어유니트(17)는 입/출력 포트쌍(P1)에 연결된 시다중라인(13)(15)의 채널(1)을 사용하고 제어채널로서 입/출력 포트쌍(P2)에 연결된시다중라인(14)(16)의 채널(2)을 사용한다. 유사하게, 다른 30개의 시간슬롯 인터페이스유니트와 결합한 제어유니트는 입/출력 포트쌍(P3 내지 P62)에 연결된 시다중라인의 채널(3 내지 62)을 사용한다. 예를 들면, 시간슬롯 인터페이스(12)와 결합되는 제어유니트(18)는 입/출력 포트쌍(P61)에 연결된 시다중라인(13')(15')의 채널(61)을 사용하며 제어채널로서 입/출력에 연결된 시다중라인(14')(16')의 채널(62)을 사용한다. 입/출력 포트쌍(P63)은 시다중라인(201)(202)를 거쳐 중앙제어(230)에 연결된다. 중앙제어(230)는, 제어채널로서, 9개의 채널, 즉 시다중라인(201)(202)의 채널(63 내지 71)을 사용한다. 중앙 제어에 의해 사용된 제어채널의 수는 특수한 실시예에서 제어메시지 트래픽의 양에 따라 결정된다.
중앙제어 채널로서 동일기준 번호로 표시되는 각 시간슬롯 동안에, 시다중스위칭 유니트(10)는 그 제어채널을 점유하는 제어워드를 출력포트(P64)에 연결하며 상기 제어채널과 결합한 출력포트에 입력포트(P64)를 연결한다. 다음은 채널(1)이 시다중라인(13)(15)에 대한 제어채널일때와 채널(2)이 시다중라인(14)(16)에 대한 제어채널일때의 본 실시예의 동작이다. 시간슬롯(TS1) 동안에 제어메모리(29)는 시다중라인(13)에 채널(1)에 있는 제어워드가 출력포트(P64)에 연결되는 것과 입력포트(P64)에서 채널(1)에 있는 제어워드가 시다중라인(15)에 연결되는 것을 다른 연결 사이에 지정한다. 유사하게, 시간슬롯(TS2) 동안에 제어메모리(29)로부터의 정보는 시다중라인(14)의 채널(2)에 있는 데이타워드를 출력포트(P64)에 연결시키는 것과 입력포트(P64)에서 채널(2)에 있는 제어워드를 시다중라인(16)에 연결시키는 것을 지정한다. 이 방법으로 동작할때, 출력포트(64)는 동일번호로 표시된 채널에서는 전체 제어워드를 시다중 스위칭 유니트(10)로부터 수신하며 이때 데이타워드는 시다중 스위치에 전송된다. 더나아가, 각 제어채널은 결합된 제어채널과 동일한 번호로 표시되는 시간슬롯 동안에 입력포트(P64)로부터 제어워드를 수신하도록 연결된다.
출력포트(P64)에 스위치된 제어워드는 256개의 채널시 다중라인(301)에 있는 제어워드 스위치(300)에 전송된다. 따라서, 본 발명의 71개의 제어채널(31)의 시간슬롯 고체 유니트와 결합된 제어유니트에 의해 사용된 62개의 채널과 중앙제어(230)에 의해 사용된 9개의 채널이 시다중라인(301)중에 채널(1 내지 71)에서 순환된다. 시다중라인(301)에 전송된 데이타워드는 각각 제11도에 도시한 형식에 16비트, 필드(X1)를 구비하는 비트(0 내지 7), 2-비트 정의 필드(X2)를 구비하는 비트(B)(C)를 구비한다. 주어진 제어워드의 필드(X2)는 제어메시지 제어워드, 회로설정요구 제어워드, 회로클리어 요구제어워드 또는 회로절단요구 제어워드로서의 제어워드를 지정한다. 시다중라인(301)상의 제어워드 스위치(300)에 의해 수신된 제어워드는 입력포트(P64)에 연결된 256 채널 시다중라인(302)중에 채널(0 내지 71)에서 순환된다(시다중라인(301)(302)중에 채널(72 내지 256)은 본 발명의 실시예에 사용되지 않는다.). 시다중라인(302)에 전송된 제어워드 각각은 제12도에 도시한 형식으로 16비트, 8-비트 정보필드(R1)를 구비하는 비트(0 내지 7), 2-비트 상태 필드(R2)를 구비하는 비트(B)(C), 2-비트 상태필드(R3)를 구비하는 비트(F)(G)를 구비한다. 상태필드(R2)는 제어메세지를 발생하는 시간슬롯 고체 유니트로 상태신호를 전달하는데 사용되고 상태필드(R3)는 제어메시지를 수신하는 시간슬롯 인터페이스 유니트로 상태신호를 전달하는데 사용된다. 시다중스위치 유니트(10)의 동작에 따라, 시다중 라인(302)의 체널(1 내지 62)은 출력포트(P1 내지 P62)에서 각 체널(1 내지 62)의 순서를 정하여 시다중라인(302)의 체널(63 내지 71)은 출력포트(P63)에서 채널(63 내지 71)의 순서를 정한다.
제어메시지를 전달하기 위해 시다중 스위칭 유니트(10)와 제어워드 스위치(300)를 통해 제어체널을 사용하는 것이 다음 실시예에 의해 실시되고 여기서 시간슬롯 인터페이스 유니트(11)와 결합한 제어유니트(17)는 시간슬롯 인터페이스 유니트(12)와 결합한 제어유니트(18)에 제어메시지를 전송하는 것이 바람직하다. 먼저, 시간슬롯 인터페이스 유니트(11)는 시다중라인(13)의 시긴슬롯(TS1)에 있는 정의 필드(X2=0.1)를 갖는 것으로 정의된 회로 설정요구 제어워드를 전송한다. 회로설정 요구워드는 시간슬롯 인터페이스유니트(12)에 대한 제어통신용으로 사용되는 제어채널번호 61과 동일한 이진수를 그 정보 필드내에 포함된다. 시다중 스위칭 유니트(10)의 동작에 따라, 회로설정요구 제어워드는 시다중라인(301)의 시간슬롯(TS1)에 있는 출력포트(P64)를 거쳐 제어워드 스위치(300)로 전송된다. 제어워드 스위치(300)는 시간슬롯 인터페이스 유니트(11)에 대한 제어채널이 유용한가 아닌가를 결정한다. 그 채널이 사용중일 경우, 시다중라인(15)의 시간슬롯(TS1)에 전송되는 워드, 시다중라인(302)의 시간슬롯(TS1)에 전송된 그 다음제어워드에 있는 상태필드(R2=11)를 포함하므로써, 제어워드 전원(300)은 회로 사용중 상태신호를 시간슬롯 인터페이스 유니트(11)로 전송한다.
회로 사용중 상태신호에 응답하여, 시간슬롯 인터페이스 유니트(11)는 제어워드스위치(300)가 시간슬롯 인터페이스 유니트(12)에 대한 제어채널(61)이 휴지일때까지 제어채널(61)을 지정하는 회로설정요구 제어워드를 시다중라인(13)의 채널(1)에서 각각 전송한다. 이때 61과 동일한 이진수는 시다중라인의 채널(1)과 결합한 제어워드스위치(300)의 메모리 장소에 저장되고 회로세트 상태신호는 시간슬롯 인터페이스 유니트(11)(12)에 전송된다. 제어워드스위치(300)는 시다중라인(302)의 시간슬롯(TS1)에 전송된 그 다음 제어워드에서 상태필드(R2=10)를 포함하므로써 그리고 시다중라인의 시간슬롯(TS2)에 전성된 그 다음 제어워드의 상태필드(R3=10)를 포함하여 이러한 회로세트 상태신호를 전송한다. 시간슬롯 인터페이스 유니트(12)에 의해 수신된 회로세트 상태신호에 응답하여, 결합된 회로(18)는 제어메시지를 구비하는 제어메시지 제어워드가 프레임당 한개의 제어워드 비로 제어채널(61)에 수신되는 것을 알린다. 제어워드 스위치(300)로 부터 회로세트 상태신호에 응답하여, 시간슬롯 인터페이스 유니트(11)는 제어채널(1)에서 프레임당 한개의 제어워드 비로 제어메시지를 구비하는 제어메시지 제어워드를 전송하기 시작한다. 제어워드 스위치(300)는 제어채널(1)과 결합된 메모리 장소에 저장된 정보를 사용하여 시다중라인(301)의 채널(1)에서 수신된 각 제어메시지 제어워드를 시다중라인(302)의 채널(61)까지 순서를 반복시킨다. 제어메시지는 제어유니트(!7)로 부터 제어워드(1)을 거쳐 제어워드 스위치(300)로 전달되고 제어워드 스위치(300)로 부터 제어채널(61)을 거쳐 제어유니트(18)로 전달된다. 비록 본 실시예가 시간슬롯 인터페이스 유니트와 결합된 두 제어유니트 사이에 제어메시지 통신을 포함할 경우라도, 시간슬롯 인터페이스 유니트와 결합된 제어유니트와 중앙제어(230)사이에서 제어메시지 통신을 하기 위해 실제 동일한 과정이 사용된다.
각각의 제어유니트(예로, 17, 18)는 메모리(57)(제3도)를 내장하며, 메모리(57)는 결합된 제어유니트를 제어하기 위한 프로그램과 제어유니트의 제1기능에 관한 데이타를 저장하고 그 결합된 시간슬롯 인터페이스 유니트와 결합된 가입자에 관한 데이타를 저장한다. 메모리(57)는 서비스 등급, 이득 또는 감쇠를 위한 가입자 제한 등급으로서의 정보, 시외차폐정보, 정상 호출 조징 과정변화에 관한, 예를 들어, 공동유지 또는 접속유지를 종단하는 정보를 저장한다. 주어진 메모리(57)의 많은 내용이 임의의 다른 제어유니트 또는 중앙제어와 결합한 메모리 장소에 저장되지 않는다. 그러나 보수목적인 대용량 메모리에 저장된다. 공동 또는 접속 유지정보를 종단하는 메모리(57)에 있는 약간의 정보는 주로 다른 제어유니트에 의해 수행된 기능에 관계한다. 이 정보는 가입자와 결합하여 저장되며 데이타 레플리카(replica)를 피하고 그러한 중심화된 정보저장의 비효율성을 피하기 위한 것이다. 제어워드 스위치(300)를 통해 전송된 제어채널을 이용하는 상술한 실시예는 이러한 정보에 관한 호출을 다른 제어유니트와 중앙제어로 전송하는데 사용된다.
라인 유니트(19)는 제2도에서 더 상세히 도시된다. 본 실시예의 전체 라인 유니트가 실제적으로 라인유니트(19)와 동일하다. 가입자세트(23)(33)와 같은 512까지의 가입자 세트가 본 실시예의 각 라인 유니트에 연결될 수 있다. 이 가입자 세트는 종래의 가입자 루프회로를 거쳐 집신기/신장기(34)에 연결된다. 가입자세트(23)는 가입자 루프회로(35)를 거쳐 집신기/신장기(34)에 연결되며 가입자세트(33)는 가입자 루프회로(36)를 거쳐 집신기/신장기(34)에 연결된다. 집신기/신장기(34)는 512개의 입력단자와 64개의 출력단자를 가지므로 8대 1의 집중도와 신장도를 공급한다. 본 실시예는 가입자 세트로부터의 아날로그 정보를 스위칭 시스템으로 전송하기 전에 디지탈 데이타워드를 변환하고, 스위칭 시스템으로부터의 디지탈 정보를 가입자 세트에 전송하기 위한 디지탈 데이타 워드로 변환하고, 아날로그 형태로 다시 변환시키는 64개의 채널회로(37)를 내장한다. 각각의 채널회로(37)는 집신기/신장기(34)의 한 출력단자에 연결된다. 집신기/신장기(34)의 각 출력쌍은 또한 가입자 세트에 신호전류를 공급하는데 사용되는 고급 서비스회로(41)에 연결된다. 각각의 채널회로(37)는 8kHz비로 집신기/신장기(34)의 결합된 출력단자로부터 아날로그 신호를 샘플하고 그러한 샘플은 아날로그 샘플의 8-비트 PCM표시로 변환한다. 8-비트 PCM표시는 시간슬롯 고체유니트(11)에 전송된 일부 데이타워드로 사용된다. 제6도에 도시한 각 데이트워드는 16비트길이이며 8-비트 PCM 데이타부, 7-비트 신호화부와 페리티 비트를 구비한다. 신호화부는, 채널회로 또는 연결된 가입자 세트에 관한 신호화정보를 전달하는데 사용된다. 예를 들면, 신호화부의 A비트를 결합된 가입자 세트의 DC상태를 시간슬롯 인터페이스유니트(11)로 전송하는데 사용된다.
데이타워드는 채널회로(37)로부터 시간슬롯 고체유니트(11)로 전송되도록 연결되고 시간슬롯 인터페이스 유니트(11)로부터 수신되도록 연결되는 멀티플렉스/디멀티플렉스회로(43)로 전송된다. 멀티플렉스/디멀티플렉스회로(43)는 종래의 방법으로 동작하여 각 채널(37)로부터 16-비트 데이타워드를 전송한다. 멀티플렉스/디멀티플렉스회로(43)는 디지탈 정보를 16비트 각각의 64개 채널을 구비하는 125μsec 프레임의 시다중라인(45)에 있는 시간슬롯 인터페이스 유니트(11)로 전송한다. 시다중라인(45)에 전송된 각 채널은 채널회로(37)중 하나와 유일하게 결합되고 그 채널회로로부터 시간슬롯 인터페이스 유니트(11)은 정보를 전달한다. 멀티플렉스/디멀티플렉스회로(43)는 시다중라인(45) 형식과 실제적으로 동일한 형식으로 시다중라인(44)을 거쳐 시간슬롯 인터페이스 유니트(11)로부터 디지탈 정보를 수신한다. 디멀티플렉스로 동작할때, 멀티플렉스/디멀티플렉스회로(43)는 시다중라인(44)의 각 채널에서 수신된 데이타워드를 그 채널과 유일하게 결합된 한개의 채널회로(37)로 전송한다. 채널을 수신하는 특수채널회로(37)는 그러한 채널의 프레임내에서 그 채널의 위치에 따라 결정된다. 채널(37)은 8-비트 PCM 데이타워드를 디코드한 다음 결과적인 아날로그 신호를 집신기/신장기(34)를 거쳐 결합된 가입자에게 전송한다. 멀티플렉스/디멀티플렉스회로(43)는 종래의 방법으로 시다중라인(44)에 있는 신호로부터 클락신호를 발생시키는 클락재발생회로(도시안됨)를 포함한다. 이러한 클락신호는 멀티플렉스/디멀티플렉스회로(43)의 타이밍을 제어하는데 사용되며 도체(46)를 거쳐 채널회로(37)로 전송되어 타이밍을 제어한다.
상기한 바와 같이, 제어유니트(17)는 각 라인유니트에 의해 수행된 다수의 동작을 제어한다. 제어유니트(17)의 주처리 전체는 메모리(57)에 저장된 명령에 응답하여 동작하는 처리기(66)(제3도)이다. 제어유니트(17)는 또한 버스(59)를 거쳐 프로세서(66)로부터 명령을 받고 명령에 응답하여 제어버스(27)를 거쳐 라인 유니트(19)(20)와 통신하는 제어인터페이스회로(56)를 포함한다. 제어버스(27)는 다수의 통신 경로를 구비하며 통신경로 중 적어도 하나가 각각의 라인유니트와 유일하게 결합된다. 각 라인유니트는 제어버스(27)에 연결되는 라인 유니트 제어기를 내장한다. 본 실시예에 있어서, 라인유니트(19)는 라인유니트 제어기(47)(제2도)를 포함한다. 제어유니트(17)와 라인유니트 제어기(47) 사이의 대부분의 통신은 제어유니트(17)로부터 순서를 판독하거나 쓰므로써 개시된다. 판독순서는 라인유니트(19)에 있는 약간의 인식가능한 정보를 판독하도록 하는 지시이며 단일비트 판독표시와 판독될 특수정보의 주소를 구비한다. 쓰기순서는 라인에 있는 어떤 유니트에 정보를 써 넣도록 하는 지시이며, 쓰기어드레서, 쓰여질 벙보, 1-비트 쓰기코드를 구비한다. 쓰여지거나 판독될 특수 유니트는 주사제어기(39), 집신기제어기(40), 또는 고급 서비스회로(41)이다. 라인유니트제어기(47)는 제어유니트(17)로부터 각각의 순서를 부분적으로 디코드하고 어드레스된 특수한 유니트에 대해 나머지 순서와 판독/쓰기 표시비트를 지정한다. 어드레스된 특수유니트는 어드레스부에 의해 인식된 저장소를 판독하거나 쓰므로써 제어유니트(17)와 판독/쓰기 비트로부터 전송된 어드레스부에 응답한다. 라인유니트중에 특수유니트로부터의 정보판독은 라인유니트 제어기(47)로 보수되므로써 제어유니트(17)로 전송된다.
각 가입자 루프(예로, 35, 36)는 결합된 가입자 루프의 DC전도상태를 표시하는 주사포인트를 포함한다. 제어유니트(17)는 스위치시스템의 가입자의 세트와 그와 결합한 가입자루프를 제1도의 라인유니트로 전송하므로써 주사하여 판독될 다수의 주사포인트를 지정하는 순서를 판독한다. 본 실시예에 있어서 그러한 주사 순서는 어드레스와 판독/쓰기 비트순서부를 주사제어유니트(39)로 전송하는 라인유니트제어기(47)에 의해 수신된다. 주사제어 유니트(39)는 제어유니트(17)에 대한 응답을 형식화하며, 제어유니트는 어드레스부에서 인식된 주사포인트(38)에 의해 표시된 가입자루프의 DC전도상탤 구성되어 있다. 제어유니트(17)는 주사제어 유니트(39)로부터 전송된 정보를 체크하여 임의의 가입자세트가 변화된 상태를 가지는 경우를 결정한다.
만약, 예를 들어, 가입자세트중 하나가 최종주사 이후에 오프훅 하는 경우, 집신기/신장기(34)를 통한 가입자세트로부터 하나의 채널회로(37)까지의 통신경로를 공급하는 것이 필요한다.
따라서, 제어유니트(17)는 가입자를 세트(33)로 연결하므로써 집신기/신장기(34)의 선결된 출력단자에 응답하는 집신기제어회로(40)로 쓰기 순서를 전송한다. 그러나 어떠한 응답도 쓰기순서에 응답할 필요가 없으며, 제어유니트(17)로 전체신호를 복귀하는 것은 전체 시스템을 "세니티(sanity)"로 유지시킨다.
상기한 바와 같이, 멀티플렉스/디멀티플렉스(43)의 출력신호는 각각 16비트인 64개의 디지탈 채널은 각각 구비하는 반복 프레임으로 구성되어 있다. 이 정보는 시간 슬롯 인터페이스 유니트(11) 내의 멀티플렉스 유니트(60)(제3도)로 전송된다. 멀티플렉스(60)는 8개의 라인유니트로부터 출력신호를 수신하며 출력신호는 각 125μsec 프레임에 대해 512개의 채널을 가지는 출력시 다중라인(62)에서 재형성되고 전송된다. 유사하게, 디멀티플렉스회로(61)는 시다중라인(63)에 있는 16비트의 512개 채널을 각각 수신하고 채널은 라인유니트(19)와 같은 8개의 라인 유니트에 관한 소정의 장치로 배전된다. 더 나아가, 멀티플렉스 유니트(60)는 입정보채널을 직력형태로부터 병렬형태로 변환시키며 디멀티플렉스(61)는 수신정보를 병렬 형태로부터 직렬형태로 변환시킨다. 시다중라인(62)상에 주어진 채널에 전송된 정보는 주어진 채런과 유일하게 결합된 메모리 장소의 수신 시간슬롯 인터페이스(50)에 저장된다.
주어진 데이타워드가 저장되는 특수메모리 장소는 시간슬롯 카운터(54)에 의해 발생된 시간슬롯 지정신호로 정해진다. 시간슬롯 카운터(54)는 시간슬롯당 한개의 슬롯지정비로 512시간슬롯 지정의 반복순서를 발생시킨다. 주어진 데이타가 수신되는 시간슬롯 동안에 발생된 특수 시간슬롯지정은 그 데이타워드를 저장하는 수신 시간슬롯 인터페이스(50)에서 메모리 장소를 지정한다. 또한 시간슬롯당 한개의 데이타워드비로 수신시간슬롯인터페이스(50)로부터 데이타워드가 판독된다.
주어진 시간슬롯 동안에 수신시간슬롯인터페이스(50)으로부터 판독되는 데이타워드의 메모리 어드레스는 판독제어 RAM(55)에 의해 얻어진다. 제어 RAM(55)은 시간슬롯 카운터로부터의 시간슬롯에 의해 지정된 어드레스에서 시간슬롯당 한번 판독되고, 그 판독된 양은 시간슬롯으로부터 판독 어드레스로서 수신 시간슬롯 인터페이스(50)로 전송된다. 수신시간슬롯 인터페이스(50)로부터 판독된 데이타워드는 시다중라인(68)과 인터페이스 유니트(69)를 거쳐 시다중 스위치(10)로 전송된다.
시다중 스위치유니트(10)로부터의 데이타워드는 인터페이스유니트(69)를 거쳐 시다중 인터페이스 유니트(11)에 의해 수신되고 시다중 라인(70)에 인가된다. 시다중라인(70)은 제어 RAM(55)으로부터 어드레스에 의해 지정된 장소내에 입데이타워드를 지정하는 전송시다중 인터페이스(53)에 연결된다. 데이타워드는 시간슬롯카운터(54)에 의해 지정된 어드레스에서 전송시간슬롯 인터페이스(53)로부터 판독된다. 그래서 판독된 데이타워드는 시다중라인(53)에서 라인유니트(19)로 전송된다. 제어 RAM(55)은 특수한 회로, 예로, 특수 시간슬롯교체(53)와 각각 결합된 다수의 메모리로 증분된다. 특수한 제어메모리 구성은 본 발명에서 중요하지 않으며 시간슬롯 인터페이스 유니트(11) 내의 회로요구와 시간에 따라 변한다. 수신시간슬롯 접속장치(50), 제어 RAM(55), 시간슬롯 카운터(54)와 전송시간 슬롯인터페이스(53)에 의해 수신된 바와 같이 시간슬롯교체의 일반원리는 기술상으로 공지되어 있으므로 여기서 더 상세히 설명되지는 않는다. 시간슬롯메모리의 데이타를 판독하고 쓰기 위한 장치는 제이. 더블류. 러쯔에 의한 미합중국 특허출원 제4, 035, 584호에 상세히 도시된다.
시다중라인(62)의 각 데이타워드는 상기한 바와 같이 시간슬롯인터페이스(50)에 저장된다. 부가적으로 시간슬롯접속장치(50)에 저장하기 위해 시간슬롯인터페이스 유니트(11)에 의해 수신된 각 데이타워드의 신호화부(제6도), 비트(A 내지 G)는 일부 제어유니트(17)(제3도)인 신호처리기(65)에 전송된다. 신호처리기(65)는 비트(A 내지 G)를 수신하고 분석하므로써 처리기(66)의 실시간 부하요구를 줄인다.
예를 들면, 신호처리기(65)는 각 데이타워드의 A-비트를 분석하고 이 비트는 결합된 가입자 세트의 DC상태를 표시하며 가입자세트가 온-후크로 되거나 정확한 다이얼 펄스가 전송되는 경우를 결정한다. 온후크 상태 또는 다이얼펄스가 검출될때, 신호처리기(65)는 얻어진 정보를 표시하는 신호를 처리기(66)로 전송한다. 처리기(66)는 신호처리기(65)로부터의 정보를 축적하고 스위칭 시스템에 걸쳐 제어하므로써 응답한다.
제3도의 실시예는 또한 시다중라인(62)에 전송된 각 데이타워드의 데이타부(제6도)를 수신하는 디지탈 서비스 유니트(67)를 내장한다. 디지탈 서비스 유니트(67)는 주로 채널회로(37)에 의해 PCM신호로 변환된 가입자로부터의 음성 신호를 수신하고 분석하는데 사용되며 PCM형식인 음성신호를 전송하는데 사용된다. 디지탈 서비스 유니트(67)는 적어도 65개의 저장소를 가지는 메모리(도시안됨)를 구비하는 시다중라인으로부터 읽힌 각 데이타워드의 데이타부를 수신한다. 시다중라인(62)으로부터 판독된 데이타워드의 데이타부는 제어 RAM(55)로부터 판독된 어드레스에 의해 지정된 디지탈 서비스유니트(67)의 장소에 써 넣어진다. 64개의 채널만 디지탈 서비스 유니트(67)에 의해 이용되는 정보를 활성으로 전송할 수 있다. 전체 다른 채널로부터의 데이타워드는 데이타워드가 무시되는 디지탈 서비스 유니트(67)의 65번째 메모리장소에 써 넣어진다. 디지탈 서비스 유니트(67)는 그렇게 저장된 데이타워드를 판독하고 어떤 신호가 수신되는지를 결정하며 그러한 신호의 인식과 성질을 처리기(66)에 전달한다. 처리기(66)는 수신된 신호에 응답하여 어떠한 작용이 취해졌는지를 결정한다.
디지탈 서비스 유니트(67)는 음성을 가입자세트와 결합된 채널에 있는 시다중라인(63) 을 거쳐 가입자세트로 전송한다. PCM형태인 이러한 음성은 디지탈 서비스 유니트(67)로부터 수신가입자와 결합된 시간슬롯 동안에 게이트회로(51)의 제1입력 포트로 전송된다. 게이트회로(51)의 다른 입력포트는 전송시간 슬롯인터페이스(53)로부터 판독된 각 데이타워드의 수신데이타부에 연결된다. 게이트 제어비트는 제어 RAM(55)으로부터 판독되며 각 시간슬로시 동안에 게이트회로(51)에 전송되어 전송시간 슬롯 인터페이스(53)로부터의 데이타부 또는 디지탈 서비스 회로(67)로부터의 데이타부가 디멀티플렉스(61)로 전송되는지를 지정한다. 본 실시예에 있어서, 논리 "1"게이트 비트는 데이타부의 전원으로서 디지탈 서비스 유니트(67)를 지정하며 논리 "0"은 전원으로서 전송시간 슬롯 인터페이스(53)로 전송한다.
결합된 라인유니트 PCM인코드음을 전송하는데 있어서. 각 시간슬롯 인터페이스유니트는 그러한 음을 시다중스위치유니트(10)로 전송할 수 있다. 원래의 가입자에 대해 가청 신호음이 종단 가입자와 결합된 시간슬롯인터페이스유니트에서 발생되므로 이러한 기능이 존재하게 된다. 입 시다중라인(62)은 한 입력으로서 시다중스위치 유니트(10)로 전송될 음에 대한 주입포인트인 게이트 회로(52)에 연결된다. 게이트회로(52)의 다른 입력은 디지탈 서비스 유니트(67)의 출력단자로 연결된다. 게이트회로(52)와 디지탈서비스유니트(67)는 게이트회로(51)에 응답하여 동작하므로써 시다중라인(62)에 있는 소정의 시다중채널에 음을 지정한다.
시다중스위치(10)로 전송될 주어진 음의 PCM인코드 표시는 시다중라인(62)의 동일 채널에 장치되고 따라서 수신시간다중 인터페이스(50)의 동일 어드레스 장소에 저장된다. 이러한 음을 출시다중라인(68)에 있는 주어진 채널에 인가하기 위해, 제어 RAM(55)은 처리기(66)에 의해 제어되어 그 채널과 결합한 시간슬롯동안에 음 저장어드레스 장소에 판독어드레스를 발생시킨다. 예를 들면, 가청신호음은 시다중라인(62)의 채널(512)에 위치되어 수신시간슬롯인터페이스(50)의 512번째 어드레스 장소에 저장된다. 시간슬롯인터페이스유니트(11)가 주어진 채널내의 가청신호음을 전송할때마다, 처리기(66)는 주어진 채널과 결합된 제어 RAM(55)의 시간슬롯 장소에 어드레스(512) 를 배치한다. 따라서, 각 주어진 채널 발생은 가청신호의 PCM표시를 수신할 것이다. 가청신호가 종단될때, 처리기(66)는 주어진 채널과 결합된 시간슬롯장소에서 제어 RAM(55)에 의해 저장된 어드레스를 변화시킨다.
다음은 신호처리기(65), 처리기(66)와 디지탈 서비스유니트의 상호작용에 관한 설명이다. 이 설명에 대해 가입자 사용 음 다이얼링이 오프푹으로 되고 라인유니트(19)에 대한 채널회로에 할당되었다고 가정한다. 채널회로가 할당된 후, 디지탈 서비스유니트(67)와 신호처리기(65)로 감시가 이동된다. 할당된 채널내에 있는 데이타워드의 신호화 부분을 판독하므로써, 신호처리기(65)는 가입자 세트의 DC상태를 모니터하고, 임의의 변화를 처리기(66)에 전달한다.
더 나아가, 버스(59)를 거친 처리기(66)는 논리 "1"을 새 오프훅 가입자와 결합채널의 시간슬롯에 있는 게이트회로(51)과 결합한 제어 RAM(55)의 게이트 비트 위치로 써 넣는다. 이는 디지탈 서비스유니트(67)로부터의 출력신호가 새 오프훅 가입자와 결합한 시간슬롯 동안에 게이트히로(51)를 거쳐 디멀티플렉스(61)로 전송한다. 부가적으로, 버스(59)를 통해 처리기(66)는 디지탈서비스유니트(67)에게 명령하여 새 오프훅가입자와 결합된 시간슬롯 동안에 다이얼음의 PCM표시를 내부 저장소로부터 판독한다. 따라서, 다이얼음은 새 오프훅 가입자와 결합한 채널의 디멀티플렉스(61)로 전송된다. 처리기(66)는 디지탈서비스유니트(67)에게 명령하여 새 오프훅 가입자와 결합되는 시다중라인(62)에 있는 각 채널의 데이타부를 축적한다. 이 방법으로 다이얼숫자는 디지탈 서비스유니트(67)에 의해 검출된다. 다이얼 숫자에 관한 정보와 특수한 가입자 세트의 DC상태는 처리기(66)로 전송되며 처리기는 다이얼음의 전송을 종단하고 다이얼 숫자를 계속하여 축적한다.
본 실시예에 있어서 제어 정보 교환의 초기모드는 시다중스위치(10), 제어워드스위치(300)와 다시 시다중 스위치(10)를 통해 전원시간 슬롯인터페이스유니트로부터 착국 시간슬롯인터페이스유니트 또는 중앙제어(230)로 제어메시지를 전송한다. 제어정보교환의 제1모드는 또한 시다중스위치(10), 제어워드 스위치(300)를 통하고 다시 시다중스위치(10)를 통해 중앙제어(230)로부터 착국 시간슬롯인터페이스 유니트까지 제어메시지를 전송한다. 제2통신모드가 사용되므로써 주어진 호출에 관한 제어정보는 전원 시간 슬롯인터페이스유니트로부터의 호출에 할당된 시간슬롯을 이용하는 시다중 스위치(10)를 거쳐 착국 시간 슬롯인터페이스유니트로 전송된다.
본 실시예에 있어서 호출시간 슬롯에서 데이타워드의 E-비트 위치는 제2모드통신에 사용된다. 그러나, 전체 신호화 비트는 이러한 제2통신모드에서 사용될 수 있다. 본 실시예에 있어서, E-비트는 통신경로를 계속하여 체크하고 신호를 확인하는 두 가지 목적을 수행한다. 제어 RAM(55)는 각 512저장소에 E-비트 스위치를 포함한다. 호출과정 동안에, 처리기(66)는 호출과 결합된 제어 RAM(55)에 있는 각 저장소의 E-비트 위치에 저장된다. 제어 RAM(55)은 수신시간슬롯(50)으로부터 판독되는 어드레스 지정데이타워드를 전송하고, 수신시간슬롯인터페이스(50)에 저장된 E-비트위치의 시다중라인(68)에 저장된 E-비트를 전송한다. 이는 시간슬롯인터페이스유니트사이에서 E-비트 채널을 이용하는 메시지 전송을 허용한다. 제3도의 배치는 시다중라인(70)에 수신된 각 데이타워드의 E-비트를 수신하는 E-비트 누산기(48)를 포함한다. 이러한 E-비트는 E-비트누산기(48)에 의해 E-비트 체크회로(192)로 전송된다. E-비트 체크회로(192)는 도체 (195)에 있는 처리기(66)로부터의 명령에 응답하여 선택된 데이타워드의 E-비트에 관한 출력신호를 처리기(66)로 전송한다.
예를 들면, 통신경로가 확립되는 동안, 처리기(66)는 E-비트 체크회로(192)가 특수채널의 E-비트 위치를 조사하도록 명령하고 논리 "1"이 소정의 시간 주기내에 수신될 경우 처리기(66)에게 알리도록 명령한다. 제8도는 E-비트 체크회로(192)에 의해 수행된 기능의 계통도이다.
어떠한 논리 "1" E-비트도 소정의 시간 주기내에 특정채널에서 발견되지 않을때, 이러한 사실을 표시하는 불연속신호 도체(193)를 거쳐 처리기(66)로 전송된다. 교체적으로 그러한 논리 "1"이 시간주기내의 E-비트 체크회로(192)에 의해 발견될 때, 연속신호는 도체(194)에 의해 처리기(66)로 전송된다. E-비트 체크 회로(192)는 또한 각 활성 호출의 E-비트를 조사한다. 활성호출의 E-비트가 논리 "0"이 되고 고정된 시간 주기동안 그러한 상태로 있을 때, 상기 신호는 결합된 처리기(66)으로 전송된다. 불연속신호를 수신하는 임의의 처리기는 이러한 사실을 표시하는 중앙제어(230)로 제어메시지를 전송한다.
제9도는 한개의 입채널, 즉, 통신경로와 결합한 E-비트 체크회로(192) 부분을 도시한다. 타이머(196)는 도체(195)상의 처리기(66)로부터의 명령에 응답하여 카운트하기 시작한다. 처리기(66)로부터 명령이 수신된 이후에 소정의 시간주기가 통과할 때 타이머(196)는 AND게이트(199)의 한 입력으로 연결되는 도체(197)에 있는 논리 "1"을 전송하고, AND게이트(199)의 출력은 도체(193)에 연결된다. 연속신호발생기(198)는 결합된 채널의 E-비트위치를 수신하고 논리 "1" E-비트에 응답하여 도체(194)에 있는 논리 "1"출력을 발생시킨다. 도체(194)에 있는 논리 "1"은 논리 "0" E-비트가 연속신호발생기(198)에 의해 얻어질때까지 연속적으로 인가된다. 연속신호발생기(198)로부터의 출력신호가 반전되고 AND게이트(199)의 입력에 인가된다. 따라서, 타이머(196)가 논리 "1"출력을 발생시킬 때, 논리 "1"은 불연속신호로서 AND게이트(199)를 거쳐 도체 (193)에 인가되며 연속신호발생기(198)가 논리 "0"입력을 발생할 때 어떤 E-비트도 수신되지 않았다는 것을 표시한다. 교체적으로, 연속신호발생기(198)가 논리 "1"출력을 발생할 때마다, 도체(193)에 있는 신호는 논리 "0"으로 강제되는 반면에 논리 "1"연속 신호는 도체(194)에서 전송된다. E-비트 체크 회로의 기능은 처리기(66)에 의해 유리하게 수행되어, 분리 E-비트 체크 회로(192)를 필요로 하지 않는다.
다음은 스위칭 시스템의 여러 제어기 사이의 제1통신모드에 관한 설명이다. 제어유니트(17)의 처리기는, 호출설정순서의 일부로서, 주어진 제어메시지가 제어유니트(18)로 전달하는 것을 결정한다. 처리기(66)는 주어진 제어 메시지를 메모리(57)에 저장한다. 그 다음에 처리기(66)는 START명령을 버스(59)를 거쳐 DMA전송제어 회로(701)로 전송하며, START명령은 제어메시지가 제어채널(61)을 거쳐 시간슬롯 인터체인지유니트(12)와 결합 제어유니트(18)로 전송되는 것을 나타낸다. 처리기(66)는 주어진 메시지가 어떤 다수의 제어메시지 워드를 포함하는 것을 회로(701)에 알린다. 회로(701)는 제10도의 상태선도에 도시된 바와 같이 5개의 동작상태를 가진다. 회로(701)가 READY상태 즉 다른 제어메시지를 전송하지 않는다고 가정하면, 회로(701)는 START명령에 응답하여 SETUP상태로 변화하고 경로(704)에 따라서 주어진 회로설정요구 제어워드를 인터페이스유니트(69)의 제어워드 전원 레지스터(80)(제4도)로 전송한다. 회로설정요구워드는 정의필드(X2=01)(제11도)를 가지므로써 지정되며 정보필드(X1) 내에 61과 동일한 이진수와 착신제어 채널번호를 가진다. 회로설정요구제어워드는 인터페이스유니트(69)에 의해 시다중라인(13)의 시간슬롯(ST1)에 주입된다. 시다중스위치(10)가 동작함에 따라, 회로설정요구워드는 시다중라인(301)의 시간슬롯(ST1)에 있는 제어워드스위치(300)로 전송된다. 제어워드 스위치(300)는 회로설정요구 제어워드를 수신하고 저장비트에 의거하여 시간슬롯교체유니트(12)에 대한 제어채널(61)이 사용중인지 휴지인지를 결정한다.
착신 제어채널(61)이 사용중인 경우 제어워드스위치(300)는 시다중 라인(302)의 시간슬롯(ST1)에 전송된 그 다음 제어워드의 상태필드(R2=11)를 삽입하므로써 회로사용중 상태신호를 전송한다. 그 제어워드는 시다중스위치(10)의 의해 시다중라인(15)의 시간슬롯에 전송되며 인터페이스유니트(69)에 의해 수신되고 제어 워드 착신레지스터(92)(제4도)에 저장된다. 레지스터(92)에 저장된 제어워드는 경로(705)를 거쳐 DMA수신제어회로(702)로 전송되며, 상태필드(R2)를 구비하는 비트(B)(C)를 추출하고, 그러한 비트를 경로(706)를 거쳐 회로(701)로 전송한다. 상태필드(R2=11), 즉, 회로사용중 상태신호를 수신함에 따라, 회로(701)는 SETUP상태(제10도)에 남아 있으며 주어진 회로 설정요구제어워드를 인터페이스유니트(69)내의 제어워드 전원 레지스터(80)로 재전송하며, 워드는 시다중라인(19)의 시간슬롯(TS1)에 삽입된다. 이 처리가 반복하여 시간슬롯 인터체인지유니트(12)에 대한 제어채널(61)이 휴지일 때까지 제어워드스위치(300)는 각각 주어진 회로설정요구제어워드를 수신하며, 이때 제어워드 스위치(300)는 시다중라인(301)의 채널(1)과 결합한 메모리장소내에 61과 동일한 이진수를 저장하고 회로세트상태신호를 시간슬롯인터체인지유니트(11)(12)로 전송한다.
제어워드전원(300)은 제어채널(61) 내에 전송된 제어워드의 상태필드(R3=10)(제12도)를 포함하여 회로 세트 상태신호를 시간슬롯인터체인지유니트(12)로 전송한다. 제어워드는 회로(702)에 의해 수신되고 상태필드(R2)의 필드가 추출되며 경로(706)를 거쳐 회로(701)로 전송된다. 상태필드(R2=10), 즉, 회로세트 상태신호를 수신함에 따라, 회로(701)는 TRANSFER상태(제10도)로 변화하고 종래 기술형태인 직접 메모리 액세스(DMA)유니트(103)로 신호를 전송하며, 그 신호에 응답하여, 메모리(57)내에 저장된 주어진 제어메시지를 구비하는 제어메시지 제어워드를 판독하기 시작하고 프레임당 1의 비율로 회로(701)를 거쳐 경로 (704)에 있는 제어워드를 전송한다. 제어메시지제어워드는 인터페이스유니트(69)로부터 제어채널(1) 내의 제어워드스위치로 전송한다. 각 제어메시지 제어워드는 정의 필드(X2=00)(제11도)를 가지므로써 인식된다. 제어워드스위치(300)은 제어채널(1)에 수신된 각 제어메시지 제어워드를 입채널(1)과 결합한 메모리 장소의 내용에 의거한 제어채널(61)에서 시간슬롯인터페이스유니트(12)로 전송한다. 처리기(66)가 어떠한 다수의 제어 메시지제어워드에 포함된 주어진 제어워드를 회로(701)에 알린다. 전체 제어 메시지가 전송되었을 때, 회로(701)는 DISCONNECT상태로 변화하고 경로(704)에서 정의필드(X2=11)(제11도)를 가지므로써 인식된 회로개방 요구제어워드를 전송한다. 회로개방요구워드는 인터페이스유니트(69)로부터 제어채널(1)의 제어워드스위치(300)로 전송된다.
제어워드스위치(300)는 각 입제어채널의 활성/휴지상태와 각 출제어채널의 사용중/휴지상태를 나타내는 비트를 저장한다. 회로개방 요구제어워드를 수신함에 따라, 제어워드스위치(300)는 휴지일 때 입제어채널(1)과 출제어채널(61)을 표시하여 제어채널(1)에 전송된 그 다음 제어워드의 상태필드(R2=01)를 포함하므로써 그리고 제어채널(61)에 전송된 그 다음 제어워드의 상태필드(R=301)를 포함하므로써 회로개방상태신호를 시간슬롯 인터체인지유니트(11)(12)로 전송한다. 회로개방상태신호를 수신함에 따라, 회로(701)는 다른 제어메시지를 전송하는데 유용한 READY상태(제10도)로 복구한다.
회로(701)가 SETUP상태 또는 TRANSFER상태일 때, 예를들어, 메모리(57)에 저장된 주어진 제어 메시지가 에러일 경우, 처리기(66)는 RESET명령을 버스(59)를 거쳐 회로(701)로 전송하여 제어 메시지 전송을 종단한다. 회로(701)는 CLEAR상태(제10도)로 변화시키므로써 그리고 경로(704)에서 정의 필드(X2=10)(제10도)를 가지는 것으로 인식된 회로클리어요구 제어워드를 전송하므로써 이러한 RESET명령에 응답한다. 회로 클리어요구 제어워드는 인터페이스 유니트(69)로부터 제어채널(1)의 제어워드 스위치(300)으로 전송된다.
회로클리어요구 제어워드를 수시함에 따라, 제어워드 스위치는 휴지일 때 입제어채널(1)과 출제어채널(61)을 표시하며 제어채널(1)에서 전송된 그 다음 제어워드의 상태필드(R2=00)(제12도)를 포함하므로써 그리고 제어채널(61)에서 전송된 그 다음 제어워드의 상태필드(R3=00)를 포함하므로써 시간슬롯 인터체인지유니트(11)(12)로 회로클리어상태신호를 전송한다. 제어채널(1)에서 회로클리어상태신호를 수신함에 따라, 회로(701)는 READY상태로 복구한다. 회로(701)가 CLEAR상태 또는 DISCONNECT상태에 있을 경우 적당한 회로클리어 또는 회로 개방상태신호를 수신하지 못하기 때문에, 처리기(66)가 버스(59)를 거쳐 RESET명령을 전송하여 회로(701)를 READY상태로 복구할 수 있다.
상태신호와 제어메시지 제어워드에 응답하여 착신시간 슬롯 인터체인지 유니트와 결합제어 유니트의 동작은 시간슬롯 인터체인지 유니트(11)가 다른 시간 슬롯 인터체인지 유니트중 하나로부터 또는 중앙제어(230)로부터의 제어메시지 착신인 것을 고려하므로써 설명된다. 사다중스위치(10)의 동작에 따라, 시다중라인(302)에 있는 채널(1)에서 전송된 각 제어워드는 시다중라인(15)에 있는 채널(1)에서 인터페이스 유니트(69)도 전송되며, 제어워드 착신 레지스터(92)(제4도)에 저장되고, 경로(705)를거쳐 DMA수신 제어회로(702)로 전달된다. 회로(702)는 각 수신된 제어워드의 상태필드(R3)에 의거하여 회로세트, 회로 개방과 회로 클리어 상태신호를 검출한다. 회로세트 상태신호의 수신은 제어메시지를 구비하는 제어메시지 제어워드가 시다중라인(15)에 있는 채널(1)에서 전송되는 것과 교대로 경로(705)를 거쳐 회로(702)로 전달되는 것을 나타낸다.
그러므로, 회로(702)는 입제어메시지의 DMA 유니트(703)에 알리고 경로(705)에서 계속적으로 수신된 각 제어워드는 회로(702)와 DMA 유니트(703)를 거쳐 메모리(57)에 전달되어 저장된다.
회로(702)가 회로 개방상태 신호를 검출할 때, 완전한 제어메시지가 메모리(57)에서 저장된 것을 버스(59)를 거쳐 처리기(66)에 알리고, 처리기(66)는 저장된 제어메시지를 판독한 다음 처리할 수 있다. 그러나, 회로(702)가 회로 개방상태 신호보다 회로 클리어 상태신호를 검출할 경우, 회로는 메모리(57)에 저장된 제어메시지 제어워드가 무시되는 것을 버스(57)를 거쳐 처리기(66)에 알린다.
상기 실시예가 DMA 전송 제어 회로(701), DMA수신 제어회로, DMA 유니트와 시다중라인(13)(15)에 있는 제어채널(1)에 관한 (704)(705)를 구비하는 장치를 설명했다. DMA전송 제어회로(751), DMA수신 제어회로(752), DMA유니트(753)와 경로(754)(755)를 구비하는 실제 인식장치는 시다중라인(14)(16)의 제어 채널(2)에 대해 사용된다.
제4도에 상세히 도시된 인터페이스 유니트(69)는 멀티플렉스/디멀티플렉스회로(75)와 두개의 링크인터페이스(78)(79)를 내장한다. 멀트플렉스/디멀티플렉스는 시다중라인(68)을 거쳐 수신시간 슬롯 인터체인지(50)로부터 데이타워드를 수신하도록 연결되고, 시다중라인(70)을 거쳐 시간 슬롯 인터체인지(53)로 데이타워드를 전송하도록 연결된다. 시다중라인(68)(70)이 125μsec 프레임당 512개의 채널비로 데이타워드를 전달한다.
멀티플렉스/디멀티플렉스회로(75)는 시다중라인(68)에서 수신된 정보를 시다중라인(77)에 있는 각 짝수 채널에서 데이타워드를 전송하므로써 그리고 시다중라인(76)에 있는 홀수 채널에서 전송하므로써 두개의 시다중라인(76)(77)로 분리한다.
각 시다중라인(76)(77)은 프레임당 256채널 비로 정보를 전달한다. 부가적으로, 멀티플렉스/디멀티플렉스회로(75)는 두개의 256채널 시다중라인(85)(86)에 있는 정보를 결합하여 512채널 시다중라인(70)으로 된다. 이 결합은 시다중라인(85)(86)으로부터의 데이타워드를 교체로 전송하므로써 발생하여 시다중라인(85)으로부터의 데이타워드가 시다중라인(70)의 홀수 채널에서 전송되는 반면 시다중라인(86)으로부터의 데이타워드는 짝수 채널에서 전송된다.
본 실시예에 있어서, 시다중라인(76)(85)은 링크 인터페이스(78)에 연결되고, 시다중라인(77)(86)은 링크 인터페이스(79)에 연결된다. 시간슬롯 인터체인지 유니트(11)가 프레임당 512개의 시간슬롯(채널)에 의거하여 동작하는 반면 링크 인터페이스(78)(79)와 시다중스위치(10)는 프레임당 256개의 시간슬롯(채널)에 동작한다. 더 나아가, 시간슬롯 인터체인지 유니트(11)로 전송되고, 시간슬롯 인터체인지 유니트(11)로부터 수신된 데이타 워드의 채널은 완전 동기이다. 즉, 주어진 번호표시를 가지는 채널이 시간슬롯 인터체인지 유니트(11)로부터 링크 인터페이스(78)에 의해 수신될 때는 언제나, 링크 인터페이스(78)(79)가 시간 슬롯 인터체인지 유니트(11)와 동일한 번호로 표시된 채널을 수신하거나 전송할 것이다.
분리 후에 동기로 유지하기 위해, 시다중라인(68)에 있는 모든 홀수 채널이 멀티플렉스/디멀티플렉스회로에 의해 지연되어 홀수 채널과 바로 그 다음의 짝수 채널이 시다중라인(76)(77)중 각각에서 실제 동기로 전송된다. 유사하게, 시다중라인(86)에 있는 링크 인터페이스(79)로부터의 각 데이타워드는 멀티플렉스/디멀티플렉스에 회로(75)에 의해 지연되어 데이타워드가 멀티플렉스/디멀티플렉스회로(75)에 의해 실제동기로 수신된 후에 시다중라인(70)에 즉각 전송된다.
다음 설명에 있어서, 주어진 데이타워드의 시간슬롯은 링크 인터페이스(78)(79)와 시다중라인(10)에 대한 시간슬롯이다. 예를 들면, 시다중라인(68)의 채널(1)(2)로부터의 데이타워드는 둘다 링크 인터페이스(78)(79)의 시간슬롯(TS1)과 시다중스위치(10)와 결합된다. 각각의 링크 인터페이스 유니트(78)(79)는 시다중스위치(10)중 한개의 입/출력 포트쌍과 유일하게 결합된다.
링크 인터페이스(78)(제4도)는 시다중라인(15)을 거쳐 시다중스위치(10)로부터 연속으로 전송된 데이타 워드를 수신하는 수신기(82)를 포함하며 도체(83)에서 이 정보를 연속으로 재전송한다.
클락복구회로(84)는 도체(83)와 결합하여 입비트 스트림을 수신하고 그로부터 32.768MHz 클락신호를 복구한다. 이 클락신호는 링크 인터페이스회로(78)에 대한 타이밍을 공급하는데 사용된다. 시다중라인(15)에서 수시된 정보는 시다중라인(13)에 전송된 것과 동일한 채널동기화에 있지 않다. 시다중라인(76)(85)에 있는 데이타워드 사이에서 채널동기화를 이루기 위해, 도체(83)상의 입데이타워드는 랜덤 액세스 메모리(83)에서 버퍼된다. 도체(83)상의 데이타워드는 쓰기어드레스 발생기(88)에 의해 지정된 위치에서 랜덤 액세스 메모리(87)로 써 넣어진다. 쓰기어드레스 발생기(88)는 클락복구회로(84)로부터 2.048MHz 클락신호를 수신하고 그것에 응답하여 도체(83)상에 입데이타워드와 동기로 256개의 쓰기어드레스 반복순서를 발생시킨다. 데이타워드는 랜덤 액세스 메모리(87)로부터 판독되어 256개의 판독어드레스의 반복순서를 발생하는 리드어드레스 발생기(89)에 의해 지저오딘 장소에서 시간슬롯 인터체인지 유니트(11)로 전송된다. 판독어드레스는 오프세트회로(90)로부터 수신된 정보로부터 발생된다. 오프 세트회로(90)는 쓰기어드레스 발생기(88)에 의해 발생된 쓰기어드레스 발생기(88)에 의해 발생된 쓰기어드레스를 수신하여 소정의 번호를 효과적으로 추출한다. 이 추출결과는 판독어드레스 발생기(89)로 전송된다. 이런 방법으로, 판독어드레스 발생기(89)는 쓰기어드레스 발생기(88)에 의해 발생된 순서 다음의 선결된 번호인 판독어드레스의 순서를 발생시킨다.
인터페이스 유니트(69)의 링크 인터페이스(78)(79)는 주종모드로 동작하여 채널동기화를 유지시킨다.
본 실시예에 있어서, 링크 인터페이스(78)는 주모드에 있으며, 상기 방법으로 연속 동작한다. 링크 인터페이스(79)의 판독어드레스 발생기는 링크 인터페이스(78)의 판독어드레스 발생기(89)로부터 판독어드레스에 의해 구동된다. 시다중라인(15)(16)의 길이차 차이로 인하여, 1/4 정보 프레임이 쓰기어드레스와 링크 인터페이스(79)에서 사용된 판독어드레스를 분리한다. 이는 시다중랑니(85)(86)에서 전송된 데이타워드가 동기 이므로 일어나는 반면에 시다중라인(15)(16)에는 어떠한 동기화로 필요로 하지 않는다.
동일 채널이 주어진 링크 인터페이스에서 사용되어 제어워드를 전송하거나 수신한다. 주어진 링크 인터페이스(78)에 의해 사용된 특수 채널은 먼저 세트되어 제어채널 레지스터(81)에 저장된다. 판독어드레스 발생기(89)에 의해 발생된 각 판독어드레스는 제어채널 레지스터(81)에 저장된 먼저 세트된 제어채널 착신에 따라 판독 어드레스를 비교하는 비교기(91)로 전송된다.
비교기(91)가 제어채널 착신과 동일한 순간 판독어드레스를 결정할 때, 비교기(91)는 제어워드 전원 레지스터(80)로 전송되고, 제어워드 착신 레지스터(92)로 전송되는 게이트 신호를 발생시킨다. 제어워드 착신 레지스터(92)는, 비교기(91)로부터의 게이트 신호에 응답하여, 시다중라인(85)에 정보를 저장한다. 특수한 제어채널동안에, 시다중라인(85)에 있는 정보는 제어유니트(17)에 의해 이용될 제어채널의 내용으로 구성되어 있다. 제어워드 착신 레지스터(92)의 내용은 그 다음 채널 이전의 DMA수신 제어회로(702)로 전송된다. 유사하게, 제어워드 전원 레지스터(80)는 그 내용을 시다중라인(76)으로 게이트하므로써 비교기로부터의 게이트신호에 응답하여 제어워드를 전송한다. 제어워드는 실제적으로 유사한 방법으로 링크 인터페이스(79)에 의해 전송되고 수신되지만, 링크 인터페이스(79), 채널(2)과 결합된 특수 제어채널 착신은 링크 인터페이스(78), 채널(1)과 결합한 착신과는 상이하다.
판독어드레스 발생기(89)에 의해 발생된 판독어드레스는 프레임 순서발생기(93)로 또한 전송된다. 프레임 순서발생기(93)는 채널당 1비트 비로 프레임비트의 유일한 순서를 발생시키므로써 응답한다. 각 채널동안에, 프레임 순서발생기(93)에 의해 발생된 비트는 시간슬롯 인터체인지 유니트(11)로부터의 데이타워드의 D비트 장소로 프레임비트를 놓는 프레임 삽입호로 (94)로 전송된다.
이러한 프레임 비트를 포함하는 데이타워드는 병렬-직렬 레지스터(95)와 구동회로(96)를 거쳐 시다중스위치(10)의 유일한 입력포트로 연결되는 시다중라인(13)으로 전송된다. 시다중라인(15)에 있는 링크 인터페이스에 의해 수신된 각 데이타워드는 시다중스위치(10)에 의해 발생되고 전송되는 프레임비트를 내장한다. 프레임체크기(97)는 시다중스위치(10)로부터 각 데이타워드의 각 프레임비트를 판독하고 시다중스위치(10)와 프레임체크기 사이의 통신이 동기화인 경우를 결정한다. 동기화가 존재하지 않을 경우 어떠한 수정도 가해지지 않는다. 그러나 동기화가 존재하지 않는 것이 발견될 경우, 종래의 기술과 동일한 방법으로 클락복구회로(84)와 통신하므로써 재프레임이 이루어진다.
제7도에 도시한 실시예의 중앙제어(230)는 각 제어유니트(17)와 동일한 방법으로 시다중스위치(10)와 제어워드스위치(300)를 거쳐 제어워드를 전송하고 수신한다. 그러나, 두 제어채널, 즉, 입/출력 포트쌍(P1)에서의 채널(1)과 입/출력 포트쌍(P2)에서의 채널(2)애 대한 액세스를 가지며 중앙제어(230)는 입/출력 포트쌍(P63)에서 9개의 제어채널(63 내지 71)에 대한 액세스를 가진다. 비록 채널(63 내지 71)이 활성적으로 사용되는 그러한 라인에 있는 유일한 채널일지라도 전압제어(230)는 두개의 256-채널 시다중라인(201)(202)에 의해 입/출력 포트(P63)로 연결된다.
중앙제어(230)는 링크 인터페이스(78)(제4도)와 기능적으로 유사한 링크 인터페이스(231)를 내장하나 제어채널 레지스터(81)과 유사한 9개의 장치를 구비하고, 회로(91), 제어워드 착극 레지스터(92)와 제어워드 레지스터(80)를 시다중라인(201)의 시간슬롯(TS63 내지 TS71)에 있는 삽입제어워드와 비교하고 시다중라인(202)의 시간슬롯 (T63 내지 TS71)로부터의 추출제어워드와 비교한다. 중앙제어(230)는 처리기(240)을 내장하며 제어메시지의 전송과 수신을 제어하기 위한 9개의 장치뿐만 아니라 버스(249)에 의해 상호 연결된 메모리(241)를 내장하며, 9개의 장치는 DMA전송제어회로(251), DMA수신제어회로(252), DMA유니트(253)와 경로 (254)(255)를 구비하고, DMA전송제어회로(261), DMA수신제어회로(262), DMA유니트(263)과 경로(264)(265)를 구비하며 제7도에 도시된다.
9개의 장치 각각은 실제적으로 DMA전송제어회로(701), DMA수신제어회로(702), DMA유니트(703)과 제어회로(17)의 경로 (704)(705)의 장치와 동일하며(제3도) 여기서 더이상 설명되지 않는다. 처리기(240)는 버스(249)를 거쳐 제어메모리(29)(제1도)로 통신하여 시다중스위치(10)의 동작을 제어한다.
시다중스위치(10)의 입력과 출력포트는 동일 링크 인터페이스에 연결되는 두 포트에 대한 쌍으로 고려될 수 있다. 더 나아가, 시다중스위치(10)의 입력과 출력포트의 각 쌍은 링크 인터페이스(78)(79)와 유사한 형태인 시다중스위치 링크 인터페이스에 연결된다. 본 실시예에 있어서, 링크 인터페이스(78)는 시다중스위치 링크 인터페이스(100)(제5도)에 연결된다. 시다중스위치 링크 인터페이스(100)는 시다중라인(13)으로부터 데이타워드를 수신하고 이러한 데이타워드를 시다중라인(103)를 거쳐 직렬-병렬 레지스터(102)로 전소ㄷㅇ하는 수신기(101)를 내장한다. 시다중라인(103)으로부터의 비트스트림은 클락복구회로(104)와 프레임 체크회로(105)에 인가되며 이 회로는 클락신호를 발생시키고 프레임 동기가 존재하는 경우를 각각 결정한다. 시다중 스위치 링크 인터페이스(100)는 클락복구회로(104)로부터의 신호에 응답하여 쓰기어드레스의 순서를 발생시키는 쓰기어드레스 발생기(106)를 내장한다. 직렬-병렬 레지스터(102)로 전송된 각 데이타워드는 쓰기어드레스 발생기(106)에 의해 발생된 어드레스에서 랜덤 액세스 메모리(107)로 써 넣어진다.
시다중스위치(10)는 또한 시간 분리된 공간분할스위치 (108)를 내장하는데 이 스위치는 약 488μsec 의 256개 시간 슬롯의 프레임에서 동작하여 입력과 출력포트 사이의 경로를 완성시킨다.
각 시간 슬롯 동안에 연결되도록 입력과 출력포트 사이의 스위칭 경로를 지정하는 제어정보는 제어메모리(29)(제1도)에 저장되며 제어메모리는 각 시간 슬롯에서 판독되어 그러한 연결을 한다. 각 시간슬롯은 번호표시를 가지며 주어진 시간 슬롯 동안에 동일한 번호로 표시된 데이타워드 채널이 스위치 되어야 한다. 따라서, 주어진 번호로 표시된 채널의 전체 데이타워드는 시간 슬롯을 결합하는 동안에 시간분리된 공간분할 스위치로 전송되어 부정확한 스위칭을 피한다.
이러한 목적으로 시다중스위치(10)는 주 클락회로(109)를 내장하여 각 시다중스위치 링크 인터페이스의 각랜덤 액세스 메모리에 실제동기로 전송되는 256개의 판독어드레스의 반복순서를 발생시킨다. 따라서, 랜덤 액세스 메모리(107)와 전체 다른 시다중스위치 링크 인터페이스에 포함된 동일한 랜덤 액세스 메모리는 실제적으로 동시에 동일 시간 슬롯과 결합한 데이타워드를 판독한다.
본 실시예에 있어서, 랜덤 액세스 메모리(107)로부터의 판독된 데이타워드는 병렬-직렬 시프트 레지스터(110)로 전송되고 시간 분리된 공간분할 스위치(108)로 전송된다.
시다중라인(15)에서 링크 인터페이스(78) 전송될 전체 데이타워드는 시간분리된 공간분할 스위치(108)로 전송하는 한개의 시간 슬롯내의 도체(111)에 있는 시간분리된 공간분할 스위치로부터 수신된다. 시다중 스위치 링크 인터페이스(100)는 시간 슬롯 단 1비트 비로 프레임비트의 순서를 발생하는 프레임 순서발생기(112)를 내장한다. 프레임비트는 프레임 삽입회로(113)로 전송되고 프레임 삽입회로(113)는 도체(111)의 각 데이타워드의 비트위치에 프레임비트를 놓는다. 도체(111)상의 각 데이타워드는 구동회로(114)를 거쳐 전송된 다음 시다중라인(15)을 거쳐 링크 인터페이스에 연결된다.
각 제어워드는 시다중스위치(10)에 의해 256-채널 시다중라인(301)을 거쳐 제어워드스위치(300)(제1도)로 전송된다. 유사하게 제어워드는 제어워드스위치(300)로부터 256-채널 시다중라인(302)을 거쳐 시다중스위치(10)로 전송된다. 라인(301)(302)은 입/출력 포트쌍(P64)에 연결된다. 제어워드스위치(300)(제17도에 따라 장치된 제13도 내지 16도)는 링크 인터페이스(78)(제4도)와 실제적으로 동일한 링크 인터페이스(303)를 내장하나 제어워드 전원 레지스터(80), 제어채널 레지스터(81), 비교회로(91) 또는 제어워드 착극 레지스터(92)를 포함하지 않는다. 왜냐하면 이러한 회로에 의해 수행된 기능은 제어워드스위치(300)를 필요로하지 않는다. 시다중라인(301)에서 수신된 각 제어워드는 링크 인터페이스(303)로부터 경로(305)를 거쳐 병렬로 전송되어 래치(321)에 저장된다.
유사하게 래치(389)에 저장된 제어워드는 경로(307)를 거쳐 링크 인터페이스(303)에 병렬로 운반되고, 시다중라인(301)의 링크 인터페이스(303)에 의해 직렬로 전송된다. 링크 인터페이스(303)는 라인(301)의 비트스트림으로부터 32.768MHz 와 8MHz 클락신호를 발생하는 클락복구회로(도시되지 않음)을 내장한다. 이러한 클락신호는 경로(308)을 거쳐 타이밍회로(310)로 전송되며 두개의 시간 슬롯 카운터(311)(312)로 전송된다. 타이밍회로(310)는 도체(R, W, t0, t1과 t2)(제18도)의 타이밍신호를 전송하고, 타이밍신호는 제어워드스위치(300) 전체에 걸쳐 사용된다. 시간 슬롯 카운터(311)는 경로(305)의 입제어채널과 결합된 256개 시간 슬롯 착국의 반복순서를 경로(TSC1)상에 전송한다. 유사하게 시간 슬롯 카운터(312)는 경로(307)의 출제어채널을 지정하는 256개 시간 슬롯 착국의 반복순서를 경로(TSC2)에 전송한다. 시간 슬롯 카운터(311)(312)에 의해 전송된 시간 슬롯 착신사이의 관계가 고정된다. 왜냐하면 카운터(311)(312)가 경로(308)에 있는 클락신호에 의해 구동되기 때문이다. 링크 인터페이스(303)를 제외한 제어워드스위치(300)부는 여기서 제어워드경로 지시회로라 한다.
제어워드스위치(300)는 6개의 메모리(300, 355, 360, 365, 370과 380)에 적당히 써 넣거나 6개의 메모리를 판독하므로써 필요한 기능을 수행한다. 어드레스 메모리(350)와 입채널상태 메모리(355)는 각각 256개의 장소를 구비하며, 각 위치는 입경로(305)에 있는 256개의 채널중 하나와 결합된다. 어드레스 메모리(350)의 각 위치는 8비트를 포함하여 출경로(307)에 있는 256개의 채널중 하나를 지정하는 어드레스를 저장한다. 지정된 채널은 메모리(350) 장소와 결합된 입제어채널에서 수신된 제어메시지 제어워드에 대한 착신이다. 입채널상태 메모리(355)는 결합된 입채널의 활성/휴지상태(0=휴지, 1=활성)를 지정하는 256개의 장소 각각에 단일 비트를 저장한다. 출필드(R1) 메모리(356), 출필드(R2) 메모리(365), 출필드(R3) 메모리(370)와 출채널 상태 메모리(380) 각각은 256개의 채널을 내장하며, 각 장소는 출경로(307)에 있는 256개의 채널중 하나와 결합된다. 메모리(360)는 각 제어채널의 정보필드(R1)(제12도)를 저장하는데 사용된 8-비트 장소를 구비하여 출경로(307)에서 전송된다. 유사하게, 메모리(365), (370) 각각은 각 출제어 채널에 대한 2-비트장소저 장필드(R2)(R3)를 저장하는 2-비트 장소를 구비한다. 경로(307)에서 전송된 각 제어워드는 시간 스롯 카운터(312)에 의해 지정된 출제어채널과 결합한 메모리(360, 365, 370)의 장소로부터 판독된 필드(R1, R2, R3)를 포함한다. 출채널상태 메모리(380)는 경로(701)에 있는 각 출제어채널의 사용중/휴지상태(0=휴지, 1=사용중)를 지정하는 256개의 장소 각각에 단일 비트를 저장한다. 메모리(350, 355, 360, 365, 370과 380) 각각의 내용은, 타이밍회로(310)가 약 488μsec 시간 슬롯의 첫번째 반동안에 도체(R)(제8도)를 거쳐 메모리 READ 제어단자로 논리 1을 전송할 때, 메모리 ADDRESS부에서 수신된 신호에 따라 지정된 장소로부터 메모리 DATA OUT부에서 판독된다. 메모리 DATA IN부에서 수신된 정보는 각 시간 슬롯의 제2반동안에 메모리 ADDRESS부에서 수신된 신호에 의해 지정된 메모리 장소에 저장될 수 있다. 그러나 논리 1메모리 쓰기 시호가 4개의 도체(W1, W2, W3와 W4)중 적당한 한 도체를 거쳐 주어진 메모리의 WRITE 제어단자로 전송될 경우에만, 그러한 정보가 주어진 메모리에 저장된다.
시다중라인(301)에서 수신된 각 제어워드는 정보필드(X1)와 정의필드(X2)를 내장하며 필드(X2)는 제어 메시지 제어워드, 회로설정요구 제어워드, 회로클리어요구 제어워드 또는 회로개방요구 제어워드와 같은 제어워드를 지정한다. 또한 회로설정요구 제어워드의 정보필드(X1)는 요구된 출제어채널을 지정하는 어드레스를 포함한다. 경로(305)의 주어진 입제어채널에 있는 제어워드가 회로설정요구 제어워드가 되도록 결정될 때, 주어진 입제어채널과 결합된 메모리(355)장소에 저장된 활성/유지 상태비트와 요구된 출제어채널과 결합된 메모리(380)위치에 저장된 사용중/휴지상태비트가 판독된다. 두 상태비트가 휴지상태를 나타낼 경우, 주어진 입제어채널과 요구된 출제어채널은 통신하기 위해 접속될 수 있다. 요구된 출제어채널의 어드레스를 구비하는 정보필드(X1)는 주어진 입제어채널과 결합된 메모리(350)장소에 저장된다. 메모리(355)(380)에 있는 상태비트는 주어진 입제어채널이 활성이고 요구된 출제어채널이 사용중인 것을 나타내도록 변화된다. 부가적으로, 특성이 주어진 입제어채널과 결합된 메모리(365)장소와 요구된 출제어채널과 결합된 메모리(370)장소에 저장된다. 메모리(365)에 저장된 특성은 발신통신유니트 시간 슬롯 인터체인지중에 하나 또는 중앙제어(230)에 대한 회로세트 상태신호로서 주어진 입제어채널과 동일번호로 표시된 출제어채널의 필드에 삽입된다. 메모리(370)에 저장된 특성은 착신통신 유니트에 대한 회로세트 상태신호로서 요구된 출제어채널의 필드(R3)에 삽입된다.
그러나, 회로설정요구 제어워드에 응답하여 판독된 메모리(355)와 메모리(380)의 상태비트는 비록 주어진 입제어채널이 휴지이고 요구된 출제어채널이 사용중일 지라도, 메모리(350, 355, 370과 380)에 아무것도 써 넣어지지 않고 메모리(365)에 특성이 저장되어 발신통신유니트에 대한 출제어채널에 회로 사용중 상태신호로서 삽입된다.
일단 주어진 입제어채널과 요구된 출제어채널이 통신하기 위해 접속되면, 경로(305)에 있는 주어진 입제어채널에서 수신된 각 제어메시지 제어워드의 정보필드(X1)는 회로설정 제어워드에 응답하여 메모리(350)에 저장된 어드레스에 따라 지정된 바와 같이 요구된 출제어채널과 결합한 메모리(360)장소에 저장된다. 각 저장필드는 경로(307)에 있는 요구된 출제어채널의 정보필드(R1)에 계속적으로 삽입된다.
회로개방요구 제어워드가 경로(305)에 있는 주어진 입제어채널에서 수신될 때, 메모리(355)(380)의 상태비트가 변화되어 주어진 입제어채널과 요구된 출제어채널이 다시 휴지이고 메모리(365)(370)에 특성이 저장되어 회로개방상태신호로 발신과 착신 통신 유니트에 대한 출제어채널에서 삽입된다.
신뢰도를 측정할 때, 메모리(355)에 저장된 채널에 대한 상태가 활성상태가 아닐 경우 경로(305)의 주어진 입제어채널에서 수신된 제어메시지 제어워드, 회로개방요구 제어워드와 회로클리어요구 제어워드는 무시된다.
제어워드 스위치(300)의 동작은 실시예로 더 상세히 설명되며 입제어채널(7)과 출제어채널(23)은 제어메시지 통신을 하기 위해 접속된다. 타이밍회로(310)가 각 시간 슬롯의 제2반 동안의 시간에 도체(t0)에서 논리 1신호를 발생시킬 때 입경로(305)에서 수신된 각 제어워드는 래치(321)에 저장된다(제18도). 래치(321)에 저장된 각 제어워드의 정의 필드(X2)는 경로(X2)를 거쳐 1/4디코더(322)로 전송된다. 경로(305)에 있는 입제어채널(7)에서 수신되고 래치(321)에 저장된 주어진 제어워드가 정의 필드(X2=01)를 가지는 것으로 정의된 회로설정요구 제어워드일때, 디코더(322)는 도체(CSRCW)에 있는 논리 1신호를 AND게이트(324)의 입력단자로 전송한다. 경로(TSC1)에 있는 시간 슬롯 카운터에 의해 전송된 시간 슬롯 지정은 입채널 상태메모리(355)의 ADDRESS부에서 수신된다. 시간 슬롯 카운터(311)의 시간 슬롯 지정에 의해 정해진 메모리(355)장소에 저장된 비트는 타이밍회로(310)가 시간 슬롯의 제1반 동안의 시간에 도체(t1)에 있는 래치(356)로 논리 1신호를 전송할 때 래치(356)에 저장되고 메모리(355) DATA OUT부에서 판독된다(제18도). 래치(356)에 저장된 비트는 본체(BB)를 거쳐 AND게이트(324)의 다른 입력단자에 연결된 출력단자를 가지는 변환기(327)로 전송된다. 래치(356)에 저장된 비트는 입제어채널(7)이 휴지, 즉, 저장된 비트가 논리 0, AND게이트(324)가 도체 (Y)에 있는 논리 1신호를 전송한다는 것을 나타낸다. 도체(Y)에 있는 논리 1신호는 래치(321)에 저장된 제어워드가 회로설정요구 제어워드이고 제어워드가 수신된 입채널이 휴지 채널인 것을 나타낸다.
본 실시예에 따라, 래치(321)에 저장된 회로설정요구 제어워드의 정보 필드(X1)는 출제어채널(23)의 어드레스 또는 지정을 포함하며, 이때 입제어채널(7)에서 연속적으로 수신된 제어메시지 제어워드가 전송된다. 즉, 회로설정요구 제어워드는 입제어채널(7)이 출제어채널(23)과 통신하도록 접속시킬 것을 요구한다. 필드(X1)는 경로(X1)를 거쳐 어드레스 선택기(382)로 운반된다. 어드레스 선택기(382)는 다음과 같이 동작한다. 논리 1신호가 OR게이트(383)에 의해 어드레스 선택기(382)로 전송될 때, 경로(CC)의 어드레스는 메모리(380) ADDRES포트로 전송된다. 따라서, 래치(321)에 저장된 제어워드가 회로설정요구 제어워드이며 입제어채널(7)이 휴지으므로, 논리 1신호가 래치(321)에 저장된 정보 필드(X1) 도체(Y)에 있으며, 래치는 23과 동일한 2진수를 포함하며 경로(X1)와 어드레스 선택기(382)를 거쳐 메모리(380) ADDRES S부로 전달된다. 메모리(380)장소에 저장된 비트는 메모리(380) ADDRESS포트에서 판독되고 타이밍회로(310)가 논리 1신호를 도체(t1)의 논리 1신호를 전송한 후 시간 슬롯의 제1반 동안의 시간에 도체(t2)에 있는 래치(381)로 논리 1신호를 전송할 때 래치(381)에 저장된다(제18도). 래치(381)에 저장된 비트는 도체(AA)를 거쳐 마크제어회로(340)와 반전기(338)로 전송되며 여기서 반전기(338)는 AND게이트(333)의 한 입력단자와 3-입력 AND게이트(337)에 의한 입력단자에 연결된 출력단자를 가진다. 도체(Y)에 있는 논리 1신호는 AND게이트(333)의 다른 입력단자에서 수신된다. 래치(381)에 저장된 출제어채널(23)이 휴지, 즉, 저장된 비트가 논리 0, AND게이트(333)가 논리1신호를 3-입력 OR게이트(334)의 한 입력단자로 전송하며, 논리 1신호를 AND게이트(335)의 한 입력단자로 전송하는 것을 나타내다. 도체(Y)의 논리 1신호는 3-OR게이트의 한 입력단자로 전송되며 AND게이트(332)의 한 입력단자로 논리 1신호를 전송한다.
도체(Y)의 논리 1신호는 또한 AND게이트(337)의 제2입력단자로 전송된다. 약 484μsec시간 슬롯의 제2반 동안에 타이밍회로(310)는 도체(W)의 논리 1신호를 AND게이트(332)의 다른 입력단자와, AND게이트(335)의 다른 입력단자와 AND게이트(337)의 제3입력단자로 전송할 때(제18도), AND게이트(332)는 도체(W1)의 논리 1메모리 쓰기 신호를 메모리(365) WRITE 제어단자로 전송하고 AND게이트(335)는 도체(W2)의 논리 1메모리 쓰기 신호를 메모리(335, 370과 380)의 WRITE 제어단자로 전송하고 AND게이트(337)는 도체(W4)의 논리 1메모리 쓰기 신호를 메모리(350) WRITE 제어단자로 전송한다. 따라서, 본 실시예에 있어서 래치(321)에 저장된 제어워드가 회로설정요구 제어워드이고 입제어채널(7)과 출제어채널(23)이 휴지일 때, 시간 슬롯의 제2반 동안 어떤 정보가 메모리(350, 355, 365, 370과 380)에 써 넣어진다. 써 넣어지는 메모리(350)장소와 메모리(355)장소는 시간 슬롯 카운터(311)에 의해 전송된 시간 슬롯 지정으로 결정된 바와 같이 장소(7)이며, 시간 슬롯 지정은 또한 경로(TSC1)를 거쳐 어드레스 선택기(367)로 전송된다. 따라서 써 넣어지는 메모리(365)장소는 장소는 (7)이다. 래치(321)에 저장된 정보 필드(X1)는 경로(X1)를 거쳐 어드레스 선택기(372, 382)로 전달된다. 도체(Y)(W)의 논리 1신호가 AND게이트(373)의 입력단자로 전송되고 AND게이트가 논리 1신호를 어드레스 선택기(372)로 전송하므로 따라서 정보 필드(X1)는 메모리 ADDRESS포트로 전달된다. 더 나아가, 도체(Y)의 논리 1신호가 어드레스 선택기(382)로 전송되므로, 정보 필드(X1)는 메모리(380) ADDRESS포트로 전달된다. 따라서, 써 넣어지는 메모리(370)(380)의 장소는 장소(23)이다.
타이밍회로(310)이 도체(W)에서 논리 1신호를 전송할 때 메모리(350, 355, 365, 370과 380)에써 넣어진 정보는 래치(321)에 저장된 정보 필드(X1)에 지정되고, 정보 필드는 경로(X1)를 거쳐 메모리(350) DATA IN 포트로 전달되며, 출력신호는 돛(MCC1), 경로(MCC2와 MCC3)와 도체(MCC4)의 마크제어회로에 의해 메모리(355,365,370과 380)의 DATA IN포트로 각각 전송된다.
착신제어채널 번호인 23과 동일한 2진수는 메모리(350)의 장소(7)에 저장되어 경로(305)의 제어채널(7)에서 연속적으로 수신된 제어메시지 제어워드를 경로지시하는데 사용된다. 마크제어회로(340)의 동작은 제19도에서 지정된다. 논리 1신호는 도체(Y)상에 있고 논리 0신호는 도체(AA)상에 있다. 그러므로, 마크제어회로(340)는 도체(MCC1)(MCC4)상의 논리 1신호를 메모리(355)(380)의 DATA IN포트로 전송하여 저장한다. 메모리(355)의 장소(7)에 저장된 논리 1신호는 입제어채널(7)을 활성으로 지정한다. 메모리(380)의 장소에 저장된 논리 1신호는 출제어채널(23)을 사용중으로 지정한다. 마크제어회로(340)는 또한 경로(MCC2)(MCC3)를 거쳐 메모리(365)(370)의 DATA IN포트로 숫자 '10'을 전송하여 저장한다. 메모리(370)의 장소(23)에 저장된 숫자 '10'은 회로세트 상태신호를 나타내어 출제어채널에서 착신 시간슬롯 교체 유니트와 결합제어유니트로 전송시킨다. 타이밍회로(310)가 도체(R)의 논리 1신호를 전송할 때 각 시간 슬롯의 제1반 동안에 메모리(360, 365와 370)가 모두 판독된다. 도체(R)의 논리 1신호도 어드레스 선택기(362, 367과 372)로 전송되며 시간 슬롯 카운터(312)에 의해 발생되고 경로(TSC2)를 거쳐 그러한 어드레스 선택기로 전달되는 시간 슬롯 착신은 메모리(360, 365와 370)의 ADDRESS포트로 전송된다. 따라서, 각 출제어채널에 대하여, 그 채널과 결합된 메모리(360, 365와 370)의 장소 내용은 DATA OUT포트로부터 판독되며, 도체(t1)에서 논리 1신호를 전송할 때, 판독 내용은 래치(389)에 저장된 16비트 제어워드의 필드(R1, R2와 R3)로서 저장된다. 래치(389)에 저장된 워드는 경로(307)를 거쳐 링크 인터페이스(303)로 전달된다.
따라서, '10'숫자가 메모리(365)장소(7)와 메모리(370)장소(23)에 저장된 후,발신시간슬롯 교체유니트에 대한 회로세트상태신호는 경로(307)에서 출제어채널(7)의 그 다음 발생동안에 전송된다. 회로세트상태신호는 입제어채널(7)과 출제어채널(23)이 통신하도록 접속되는 것을 나타낸다. 발신시간슬롯인터체인지 유니트는 프레임당 한 워드비로 제어메시지의 제어메시지 제어워드를 전송하기 시작하므로서 회로 세트상태신호에 응답한다.
전형적인 회로설정요구 제어워드가 래치(321)에 저장될 때, 출제어채널(23)이 휴지가 아니고 사용중이 되기 전에 입제어채널이 휴지인 경우, 래치(381)는 도체(AA)의 논리 1신호를 반전기(338)로 전송하고, 반전기(338)는 논리 0신호를 AND게이트(333)(337)의 입력단자로 전송한다. 그러한 경우, AND게이트(335)(337)는 전과 같이 논리 1메모리 쓰기 신호보다 도체(W2)(W4)의 논리 0신호를 전송하며 AND게이트(332)만 도체(W1)의 논리 1메모리 쓰기신호를 전송한다. 따라서 메모리(365)장소(7)만을 써 넣는다. 논리 1신호가 도체(Y)(AA)에 있으므로, 마크제어회로(340)는 숫자 '11'(제19도)을 장소(7)에 저장하기 위해 메모리(365) DATA IN포트로 전송한다. 숫자 '11'는 라인(307)의 출제어채널(7)에서 회로사용중 상태신호를 발신시간슬롯 인터체인지 유니트로 전송된 그 다음 제어워드의 필드(R2)에 삽입된다. 발신시간슬롯 인터체인지 유니트는 요구된 출제어채널이 이용가능하게 되고 연속적으로 전송된 제어메시지 제어워드가 출제어채널에서 경로 지시되는 것을 나타내는 회로세트 상태신호를 수신할 때까지 회로설정요구 제어워드를 반복 재전송하므로써 회로사용중 상태신호에 응답한다.
입제어채널(7)과 출제어채널(23)은 통신하도록 접속되며 발신시간 슬롯 인터체인지 유니트가 입제어채널(7)에서 정의 필드(X2=OV)를 가지는 것으로 정의된 제어메시지 제어워드를 전송한다고 가정한다. 제어메시지 제어워드는 래치(321)에 저장되고, 필드(X2)를 디코더(322)에 전송한 결과로, 디코더(322)는 도체(CMCW)의 논리 1신호를 AND게이트(323)의 입력단자로 전송한다. 입제어채널(7)의 활성상태를 표시하는 메모리(355)장소(7)에 저장된 논리 1비트는 메모리(355) DATA OUT포트로부터 판독되고 타이밍회로(310)가 도체(t1)의 논리 1신호를 래치(356)로 전송할 때 래치(356)에 저장된다. 더 나아가, 시간슬롯 카운터(311)로부터 메모리(350) ADDRESS포트로 전송된 시간슬롯 지정으로 정해진 바와 같이, 메모리(350)장소(7)의 내용은, 상기 회로설정요구 제어워드를 수신하여 전장된 23과 동일한 2진수로 구성되어 있으며, 타이밍회로(310)가 도체(t1)의 논리 1신호를 래치(351)로 전송할 때 래치(351)에 저장된다. 래치(356)에 저장된 논리 1신호는 도체(BB)를 거쳐 AND 게이트(323)의 다른 입력단자로 전달되고, 따라서 AND게이트(323)는 도체(X)를 거쳐 AND게이트(336)의 입력단자로 논리 1신호를 전송한다. 도체(X)의 논리 1신호는 래치(321)에 저장된 제어워드가 제어메시지 제어워드이며 입제어채널이 활성인 것을 나타낸다. 타이밍회로(310)가 논리 1신호를 시간슬롯의 제2반 동안에 도체(W)를 거쳐 AND게이트(336)의 다른 입력단자로 전송할 때(제18도), AND게이트(336)는 도체(W3)의 논리 1메모리 쓰기 신호를 메모리(360) WRITE 제어단자와 어드레스선택기(362)로 전송한다. 래치(351)의 저장된 내용은 경로(CC)를 거쳐 어드레스 선택기(362)로 전달되며, 도체(W3)의 논리 1신호에 응답하여, 메모리(360) ADDRESS포트로 전송된다.
따라서, 타이밍회로(310)가 도체(W)에서 논리 1신호를 전송할 때, 래치(321)에 저장된 제어메시지 제어워드의 정보 필드(X1)는 경로(X1)를 거쳐 메모리(360) DATA IN포트로 전달되고 메모리(360)장소(23)에 저장된다. 메모리(360)장소(23)의 저장된 비트는 경로(307)의 출제어채널(23)이 그 다음에 발생하는 동안 래치(389)를 거쳐 정보 필드(R1)에 삽입된다. 따라서 라인(305)의 입제어채널(7)에서 수신된 제어메시지 제어워드의 정보 필드(X1)는 경로(307)의 출제어채널에서 전송된 그 다음의 제어워드의 정보 필드(R1)에 삽입된다.
발신시간 슬롯 인터체인지 유니트가 제어메시지의 전체 제어메시지 제어워드를 전송한 다음에 정의 필드(X2=11)로 정의되고 입제어채널(7)에 있는 회로개방요구 제어워드를 전송한다. 그러한 회로개방요구 제어워드는 래치(321)에 저장되고, 필드(X2)를 디코더(322)로 전송한 결과, 디코더(322)는 도체(CDRCW)이 논리 1신호를 AND게이트(326)의 입력단자로 전송한다. 제어메시지 제어워드를 수신하기 위해 상기한 것과 동일한 방법으로, 23과 동일한 2진수가 래치(351)에 저장되고 입제어채널(7)의 활성상태를 나타내는 논리 1신호가 래치(356)에 저장된다. 래치(356)에 저장된 논리 1신호는 도체(BB)를거 쳐 AND게이트(326)의 다른 입력단자로 전송된다. 결과로서, AND게이트(326)는 도체(Z')의 논리 1신호를 OR게이트(331)의 입력단자와 OR게이트(334)의 입력단자로 전송한다. 따라서, OR게이트(331)는 논리 1신호를 AND게이트(332)의 입력단자로 전송하고 OR게이트(334)는 논리 1신호를 AND게이트(335)의 입력단자로 전송한다. 타이밍회로(310)가 도체(W)의 논리 1신호를, 시간 슬롯이 제2반 동안에, AND게이트(332)의 다른 입력단자와 AND게이트(335)의 다른 입력단자로 전송할 때, AND게이트(332)는 도체(W1)의 논리 1메모리 쓰기 신호를 메모리(365) WRITE 제어단자와 어드레스 선택기(367)로 전송하며 AND게이트(335)는 도체(W2)의 논리 1메모리 쓰기 신호를 메모리(355, 370과 380)의 WRITE 제어단자로 전송한다. 써 넣어질 메모리(355)장소와 도체(W)의 어드레스 선택기(367)로 전송된 논리 1신호 때문에 써 넣어질 메모리(365)장소는 경로(TSC1)의 시간 슬롯 카운터(311)에 의해 전송된 시간 슬롯 지정에 따라 결정된 바와 같이 논리(7)이다. 도체(Z')의 논리 1신호는 OR게이트(374)의 입력단자에서 수신되며 이에 응답하여 OR게이트(374)는 AND게이트(376)이 입력단자로 논리 1신호를 전송한다.
타이밍회로(310)가 도체(W)의 논리 1신호를 AND게이트(376)의 다른 입력단자로 전송할 때, AND게이트(376)는 논리 1신호를 어드레스 선택기(372)로 전송하고, 따라서 래치(351)에 저장된 23과 동일한 2진수로 구성되어 있는 비트는 경로(CC)와 어드레스 선택기(372)를 거쳐 메모리(370) ADDRESS포트로 전달된다. 도체(Z')의 논리 1신호는 OR게이트(383)의 입력단자에서 수신되며, 이에 응답하여, OR게이트는 어드레스 선택기(382)로 논리 1신호를 전송한다. 그러므로, 래치(351)에 저장된 23과 동일한 2진수로 구성되어 있는 비트는 또한 경로(CC)와 어드레스 선택기(382)를 거쳐 메모리 ADDRESS포트로 전달된다. 따라서 써 넣어질 메모리(370),(380)장소는 장소(23)이다. 도체(Z')의 논리 1신호는 또한 마크 제어회로(340)는 도체(MCC1)(MCC4)(제19도)에서 논리 0신호를 메모리(355),(380)의 DATA IN포트는 전송하여 저장한다. 메모리(380)장소(23)에 저장된 논리 0신호는 출제어채널(23)이 휴지로 저장한다. 마크제어회로(340)는 또한 숫자 '01'을 경로(MCC2)(MCC3)를 거쳐 메모리(365),(370)의 DATA IN포트로 전송하여 저장한다. 메모리(365)의 장소(7)에 저장된 숫자 '01'은 래치(389)를 거쳐 경로(307)의 출제어채널(7)의 그 다음 재방생동안에 상태 필드(R2)에 삽입되며 메모리(370) 장소(23)에 저장된 숫자 '01'는 라인(307)의 출제어채널의 그 다음 발생 동안에 래치(389)를 거쳐 상태 필드(R3)에 삽입된다. 회로개방상태신호를 수신하므로써, 착신시간슬롯 인터체인지 유니트와 결합한 제어유니트는 전체 제어메시지가 처리하도록 수신되었다는 것을 알린다.
제어메시지 전송을 종결시키는 것에는 발신시간 슬롯 인터체인지 유니트는 제어메시지 전송을 먼저 종단하고자 할 경우 정의 필드(X2=10)을 가지므로써 정해진 회로클리어요구 제어워드를 입제어채널(7)에서 전송한다. 회로클리어요구 제어워드는 래치(321)에 저장되며, 필드(X2)를 디코더(322)로 전송한 결과 디코더(322)는 도체(CCRCW)의 논리 1신호를 AND게이트(325)의 입력단자로 전송한다. 회로개방요구 제어워드에 응답하여 상기와 동일한 방법으로 동작하는 래치(356)는 입제어채널(7)의 활성상태를 나타내는 논리 1신호를 도체(BB)를 거쳐 AND게이트(325)의 다른 입력단자로 전송한다. 이에 응답하여, AND게이트(325)는 도체(W)에서 논리 1신호를 전송한다. 도체(Z)의 논리 1 신호는 도체(W1)(W2)에서 전송되는 논리 1 메모리 쓰기신호를 발생하고 쓰여질 메모리 장소로서 메모리(355)장소(7), 메모리(365) (7), 메모리(370) 장소(23)과 메모리(380) 장소(23)을 선택한다. 도체(Z)의 논리 1신호에 응답하여, 마크 제어회로(340)는 도체 (MCC1)(MCC4)(제19도)의 논리 신호를 전송하여 메모리(355)장소(7)과 메모리(380)장소(23)에 저장하므로써 입제어채널(7)과 출제어채널(23)을 휴지상태로 지정한다. 마크제어회로(340)는 또한 경로(MCC2)(MCC3)를 거쳐 메모리(365)(370)의 DATA IN포트로 숫자'00'을 전송하여 저장한다. 메모리(365) 장소(7)에 저장된 숫자은 출제어채널(7)에서 발신시간슬롯 인터체인지유니트와 결합제어 유니트로 전송되는 회로클리어 상태신호를 나타낸다. 메모리(370) 장소(23)에 저장된 숫자'00'는 출제어채널(23)에서 착신시간슬롯인터체인지 유니트와 결합제어 유니트로 전송되는 회로클리어 상태신호를 나타낸다. 메모리(365)장소(7)에 저장된 숫자'00'은 경로(307)에 있는 출제어채널(7)의 그 다음 발생 동안 래치(389)를 거쳐 상태 필드(R2)에 삽입되며 메모리(370) 장소(23)에 저장된 특성 '00'은 경로(307)에 있는 출제어채널(23)의 그 다음 발생 동안에 래치(389)를 거쳐 상태 필드(R3)에 삽입된다. 회로클리어상태신호를 수신함에 따라, 착신 시간 슬롯 인터체인지 유니트와 결합한 제어유니트는 제어메시지 제어워드가 수신된 것을 알린다.
제20도는 제어정보 통신의 초기모드에 따라 제1제어 유니트로부터 제2제어 유니트로 제어메시지의 전송을 도시하는 기능 선도이다. 제20도에서 있어서 발신유니트(190)는 발신가입자세트(23), 라인유니트(19), 시간 슬롯 인터체인지유니트(11)과 제어유니트(17)를 나타낸다. 유사하게, 종단 유니트(191)는 종단가입자세트(26), 라인유니트(22), 시간슬롯인터체인지유니트(12)와 제어유니트(18)를 나타낸다. 주어질 제어유니트(또는 증압제어(230))으로부터의 제어시간은 전송제어시간슬롯이라 하는 반면 주어진 제어유니트(또는 중앙제어(230))에 대한 제어시간슬롯은 수신제어시간슬롯이라 한다. 제어메시지 전송 순서에 있어서의 각 통신은 관련된 글자((A)내지 (G))를 가지며 방향을 표시하는 화살표로 종단하는 라인에 따라 제20도에 도시된다. 글자((A) 내지 (G))는 논의되는 특수한 통신을 인식하는데 사용된다. 발신유니트(190)의 제어유니트(17)는 종단유니트(191)의 제어유니트(18)로 제어메시지를 종단하는 것을 필요로 한다고 가정한다. 제1발신유니트(190)는 전송제어시간슬롯(TS1)에 있는 회로설정요구 제어워드(A)를 시다중스위치(10)를 거쳐 제어워드스위치(300)로 전송한다. 회로설정요구 제어워드는 정보 필드(X1)에서 종단유니트(191)로 통신하기 위해 사용되는 제어채널로서 어드레스 지정출제어채널을 포함한다.
제어워드 스위치(300)는, 회로설정요구 제어워드에 응답하여, 출제어채널의 이용가능성을 결정한다. 출제어채널(61)이 휴지인 경우, 제어워드 스위치(300)는 어드레스 지정 출제어채널(61)을 입제어채널(1)과 결합한 메모리장소에 지정하고, 출제어채널(1)의 회로세트 상태신호(B)를 시다중스위치(10)를 거쳐 발신유니트(190)로 전송하고 출제어채널(61)의 회로세트 상태신호를 종단유니트(191)로 전송한다(비록 제20도에 도시되지 않았지만, 출제어채널(61)이 사용중일 경우, 제어워드 스위치(300)는 출제어채널의 회로사용중 상태신호를 시다중 스위치(10)를 거쳐 발신 유니트(190)로 전송하며, 출제어유니트(190)는 회로세트상태신호를 수신할 때까지 회로설정요구 제어워드를 전송한다. 수신제어시간슬롯(TS61)에서 수신된 회로세트상태신호(C)는 입제어메시지의 제어유니트(18)에 알린다. 수신제어시간슬롯(TS1)에서 수신된 회로세트 상태신호(B)에 응답하여, 발신유니트(190)는 전송제어시간슬롯(TS1)에서 시다중 스위치(10)를 거쳐 제어워드 스위치(300)으로 프레임 당 한개의 제어메시지 제어워드를 전송하므로써 제어메시지(D)를 전송한다.
제어워드스위치(300)에 의해 수신된 각 제에메시지 제어워드는 출제어채널(61)에서 시다중스위치(10)를 거쳐 종단 유니트(191)로 경로 지시된다. 일단 제어메시지의 제어메시지 제어워드가 전송되면, 발신유니트(190)는 시다중스위치(10)를 거쳐 제어워드스위치(300)로 전송제어시간스롯(TS1)에 있는 회로개방요구제어워드(E)를 전송한다. 제어워드 스위치(300)는 출제어채널(1)에 있는 회로개방상태신호(F)를 발신유니트(190)로 전송하고 출제어채널(61)에 있는 회로개방상태신호(G)를 시다중스위치(10)를 거쳐 종단유니트(191)로 전송한다. 회로개방상태신호(F)는 전송제어 시간슬롯(IS1)이 다른 제어메시지를 전송하는데 사용될 수 있다는 것을 발신유니트(190)에게 알린다. 회로개방상태신호(G)는 완전한 제어메시지가 전송된 것은 종단 유니트(191)에게 알린다. 비록 제20도에 도시되지는 않았지만, 발신유니트(190)는 회로개방요구 제어워드외에 회로클리어요구 제어워드를 제어워드스위치(360)로 전송하므로써 제어메시지 전송을 먼저 종단할 수 있으며, 이런 경우에 제어워드스위치(300)는 회로클리어상태신호를 발신유니트(190)와 종단유니트(191)로 전송한다. 수신된 제어메시지 제어워드가 무시되는 것을 회로클리어 상태신호가 종단 유니트(191)에게 알린다. 발신유니트(190)로부터 중앙제어(230)까지 또는 중앙제어로부터 종단유니트(191)까지의 제어메시지 전송은 실제 동일한 통신순서를 사용하여 완성된다. 가입자 세트(23)(26)사이에 통신경로를 확립하기 위해 제어메시지를 사용하는 것은 상기 인용된 보셔특허출원 제4, 332, 843호에서 설명된 실시예에 의해 도시된다.
상기 실시예는 단순히 발명의 원리를 도시한 것이며 다른 장치는 본 발명의 정신과 범위를 벗어나지 않은 기술로 고안된다. 예를 들면, 주어진 실시예의 시다중스위치는 제어워드 스위치의 채널수, 예로, 256과 동일한 수의 입/출력 포트쌍을 가진다. 그러나, 그러한 경우에, 한개의 시다중스위치 입/출력 포트쌍은 중앙제어에 사용된 각 제어채널에는 사용하지 않아야 한다.

Claims (4)

  1. 스위칭유니트(10)와, 스위칭 유니트에 결합된 제1및 제2제어유니트(17, 18)를 구비하는 통신시스템에서 사용하기 위한 분산제어장치에 있어서, 제1제어유니트(17)는 스위칭 유니트(10)로부터 소정의 상태신호가 수신될 때까지 스위칭 유니트를 통한 제2제어유니트(18)로의 연결을 반복적으로 요구하는 수단을 구비하며, 스위칭유니트(10)는 요구된 상호연결에 응답하여 제2제어유니트(18)와 스위칭유니트(10) 사이의 통신링크(14, 16)의 이용 가능도를 결정하기 위한 수단과, 이용 가능한 링크를 거쳐 제1제어유니트(17)로부터 제2제어유니트(18)로 통신을 위해 제1및 제2제어유니트(17, 18)를 결합시키는 수단과, 소정의 상태신호를 제1제어유니트(17)로 전송하기 위한 수단을 구비하며, 제1제어유니트(17)는 소정의 상태신호의 수신에 응답하여 제어메시지를 제2제어유니트(18)로 전송하기 위한 수단을 더 구비하는 것을 특징으로 하는 분산 제어 장치.
  2. 제1제어유니트(17)는 제어메시지 전송후에 회로개방요구 제어워드를 전송하기 위한 수단을 더 구비하며, 스위칭유니트는 회로개방요구 제어워드에 응답하여 제2제어유니트와 관련된 링크에서, 완전한 제어메시지 전송을 나타내는 회로개방상태신호를 전송하기 위한 수단을 더 구비하는 것을 특징으로 하는 분산제어 장치.
  3. 제1항에 있어서, 제1제어유니트(17)는 회로클리어요구 제어워드를 전송하기 위한 수단을 더 구비하며, 스위칭유니트는 회로클리어요구 제어워드에 응답하여 제2제어유니트(18)와 관련된 링크에서, 제어메시지 전송이 무시됨을 가리키는 회로클리어 상태신호를 전송하기 위한 수단을 더 구비하는 것을 특징으로 하는 분산제어장치.
  4. 스위칭유니트와, 대응하는 제어유니트와 관련된 링크에 의해 스위칭유니트와 통신하도록 각각 결합된 다수의 시스템 제어유니트를 구비하는 분산제어스위칭 시스템에 있어서, 제1제어유니트(17)로부터 제2제어유니트(18)로 제어메시지를 전달하는 방법은, 제1제어유니트에 의해 스위칭 유니트로부터 소정의 상태신호를 수신할 때까지 제2제어유니트(18)를 지정하는 회로 설정요구 제어워드를 제1제어유니트(17)로부터 반복 전송하고, 회로설정요구 제어워드에 응답하는 스위칭유니트(10)에 의해, 스위칭유니트(10)로부터 제2제어유니트(18)로 통신하기 위한 제2제어유니트와 관련된 링크(14', 16')의 사용가능도를 결정하고, 제2제어유니트(18)와 관련된 링크가 스위칭유니트(10)로부터 제2제어유니트(18)로 통신하는데 사용가능할 때 회로설정요구 제어워드에 응답하여, 스위칭유니트(10)를 거쳐서, 제1제어유니트(17)로부터 제2제어유니트(18)로 통신하기 위해 제1및 제2제어유니트와 관련된 링크를 접속시키며, 스위칭유니트(10)에 의해, 소정의 상태신호를 제1제어유니트(17)로 전송하고, 제1제어유니트에 의해, 소정의 상태신호에 응답하여 제어메시지를 전송하는 단계를 포함하는 것을 특징으로 하는 분산제어 스위칭시스템.
KR1019830003950A 1982-08-23 1983-08-23 제어 정보 통신장치 KR910006613B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/410,342 US4484324A (en) 1982-08-23 1982-08-23 Control information communication arrangement for a time division switching system
US410342 1982-08-23
US410,342 1995-03-24

Publications (2)

Publication Number Publication Date
KR840006118A KR840006118A (ko) 1984-11-21
KR910006613B1 true KR910006613B1 (ko) 1991-08-29

Family

ID=23624297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830003950A KR910006613B1 (ko) 1982-08-23 1983-08-23 제어 정보 통신장치

Country Status (8)

Country Link
US (1) US4484324A (ko)
EP (1) EP0116558B1 (ko)
JP (1) JPS59501438A (ko)
KR (1) KR910006613B1 (ko)
CA (1) CA1207924A (ko)
DE (1) DE3365547D1 (ko)
IT (1) IT1170190B (ko)
WO (1) WO1984000870A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4607364A (en) * 1983-11-08 1986-08-19 Jeffrey Neumann Multimode data communication system
US4644535A (en) * 1984-04-26 1987-02-17 Data General Corp. PCM channel multiplexer/demultiplexer
US4592044A (en) * 1984-05-22 1986-05-27 At&T Information Systems Inc. Apparatus and method for checking time slot integrity of a switching system
US4642805A (en) * 1984-06-25 1987-02-10 Rolm Corporation Digital link for telephone station sets
US4621357A (en) * 1984-08-16 1986-11-04 At&T Bell Laboratories Time division switching system control arrangement and method
US4720854A (en) * 1985-12-17 1988-01-19 American Telephone And Telegraph Company, At&T Bell Laboratories Architecture for distributed control telecommunication systems
US4751697A (en) * 1986-09-05 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Distributed packet switching sytem
US4821259A (en) * 1986-09-05 1989-04-11 American Telephone And Telegraph Company, At&T Bell Laboratories Control information communication arrangement for a distributed control switching system
US4780870A (en) * 1986-09-05 1988-10-25 American Telephone And Telegraph Company, At&T Bell Laboratories Packet switch
EP0269803A3 (de) * 1986-12-05 1990-03-07 ANT Nachrichtentechnik GmbH Schaltungsanordnung zur Vermittlung von PCM-Kanälen
JP2964151B2 (ja) * 1989-07-03 1999-10-18 富士通株式会社 通信制御方式
KR0152228B1 (ko) * 1995-12-23 1998-11-02 양승택 데이타 교환 시스템에 있어서 분산 경로 제어를 이용한 데이타 송수신 방법
US6965991B1 (en) * 2000-05-12 2005-11-15 Pts Corporation Methods and apparatus for power control in a scalable array of processor elements
CN102658918A (zh) * 2012-04-23 2012-09-12 方大控股有限公司 一种滑移翻转式钻头包装盒

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2038852A5 (ko) * 1969-03-31 1971-01-08 Hardy Daniel
US3743789A (en) * 1971-12-27 1973-07-03 Bell Telephone Labor Inc Busy bit for time division multiplex signals to reduce signal processing time
US3991276A (en) * 1972-06-01 1976-11-09 International Standard Electric Corporation Time-space-time division switching network
US4201890A (en) * 1978-03-17 1980-05-06 International Telephone And Telegraph Multiport digital switching element
DE2826062A1 (de) * 1978-06-14 1979-12-20 Siemens Ag Indirekt gesteuerte vermittlungsanlage mit zeitkanalverbindungswegen, insbesondere fernsprechvermittlungsanlage
DE2849371A1 (de) * 1978-11-14 1980-05-29 Siemens Ag Verfahren zur uebertragung von informationen zwischen einrichtungen einer indirekt gesteuerten vermittlungsanlage, insbesondere fernsprechvermittlungsanlage
FR2451141A1 (fr) * 1979-03-08 1980-10-03 Cit Alcatel Autocommutateur a reseau de connexion numerique
JPS5646389A (en) * 1979-09-08 1981-04-27 Plessey Overseas Time sharing multiswitching module
US4322843A (en) * 1979-12-26 1982-03-30 Bell Telephone Laboratories, Incorporated Control information communication arrangement for a time division switching system
US4280217A (en) * 1979-12-26 1981-07-21 Bell Telephone Laboratories, Incorporated Time division switching system control arrangement
JPS56102187A (en) * 1980-01-19 1981-08-15 Nippon Telegr & Teleph Corp <Ntt> Transmission system of control and communication information
US4382294A (en) * 1981-10-26 1983-05-03 Bell Telephone Laboratories, Incorporated Telephone switching control arrangement

Also Published As

Publication number Publication date
KR840006118A (ko) 1984-11-21
EP0116558A1 (en) 1984-08-29
CA1207924A (en) 1986-07-15
WO1984000870A1 (en) 1984-03-01
EP0116558B1 (en) 1986-08-27
IT8322604A0 (it) 1983-08-22
JPH0336479B2 (ko) 1991-05-31
DE3365547D1 (en) 1986-10-02
US4484324A (en) 1984-11-20
JPS59501438A (ja) 1984-08-09
IT1170190B (it) 1987-06-03

Similar Documents

Publication Publication Date Title
KR850000657B1 (ko) 시분할 교환시스템의 제어정보 통신장치
US4382294A (en) Telephone switching control arrangement
EP0148175B1 (en) Control information communication arrangement for a time division switching system
KR850000656B1 (ko) 통신 교환 시스템
KR910006613B1 (ko) 제어 정보 통신장치
FI74573B (fi) Digitalomkopplingselement med flera portar.
FI74861B (fi) Digitalomkopplingsnaet.
KR920004129B1 (ko) 교환장치 및 이 장치내에서의 통신로 설정방법
KR850000658B1 (ko) 시분할 교환 회로망을 통하는 통신로의 연속성 확인장치
WO1986001361A1 (en) Time division switching system control arrangement and method
KR920005224B1 (ko) 교환장치 및 통신로 설정방법
US4292474A (en) Electronic key telephone system with bi-directional serial data stream station control
US4484323A (en) Communication arrangements for distributed control systems
US4500985A (en) Communication path continuity verification arrangement
US4581732A (en) Time-space-time switching network using a closed-loop link
CA1075384A (en) Conferencing arrangement for use in a pcm system
JPH0744716B2 (ja) デジタル・キー電話システム
US4472798A (en) Telecommunication path substitution arrangement
DK168057B1 (da) Interface mellem datakreds-afslutningsudstyr og databehandlings-terminaludstyr

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950721

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee