KR910006505B1 - Circuit detecting disorder in power supply - Google Patents

Circuit detecting disorder in power supply Download PDF

Info

Publication number
KR910006505B1
KR910006505B1 KR1019890007320A KR890007320A KR910006505B1 KR 910006505 B1 KR910006505 B1 KR 910006505B1 KR 1019890007320 A KR1019890007320 A KR 1019890007320A KR 890007320 A KR890007320 A KR 890007320A KR 910006505 B1 KR910006505 B1 KR 910006505B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
power supply
power
output
Prior art date
Application number
KR1019890007320A
Other languages
Korean (ko)
Other versions
KR900018787A (en
Inventor
김종표
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019890007320A priority Critical patent/KR910006505B1/en
Publication of KR900018787A publication Critical patent/KR900018787A/en
Application granted granted Critical
Publication of KR910006505B1 publication Critical patent/KR910006505B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector

Abstract

A circuit for detecting an abnormal state of power sources supplied to digital circuits comprises detecting means (10,20,30,40) for comparing a power variation tolerence with an internal threshold reference voltage to generate abnormal state signal of each power source; a fault power display means (50) for logically combining the signals obtained from the detecting means (10-40) to display abnormal states; a latch means (60) for storing the output of the detecting means (10-40) to transmit it to a control unit by a decoding signal; and a decoding means (70) for decoding a specific address signal of the control unit to generate an output enable signal.

Description

전원 고장 검출회로Power failure detection circuit

제1도는 본 발명의 구성 블록도.1 is a block diagram of the present invention.

제2도는 제1도의 구체회로도.2 is a concrete circuit diagram of FIG.

제3도는 제2도중 전압검출기의 특성도.3 is a characteristic diagram of the voltage detector during the second diagram.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10-40 : 검출부 50 : 전원 고장 표시부10-40: detector 50: power failure indicator

60 : 래치 70 : 디코더60: latch 70: decoder

본 발명은 전원 고장 검출회로에 관한 것으로, 특히 디지털 회로에 공급되는 전원들의 이상상태를 검출할 수 있는 회로에 관한 것이다.The present invention relates to a power failure detection circuit, and more particularly, to a circuit capable of detecting an abnormal state of power supplies supplied to a digital circuit.

일반적으로 디지털 회로의 공급전원은 ±5V 및 ±12V를 사용하고 있는데, 이들 전원이 불안정하게 되면 시스템이 오 동작하게 된다.Generally, the power supply of digital circuit uses ± 5V and ± 12V. If these power becomes unstable, the system will malfunction.

그러므로 상기 전원들의 상태를 확인하여 정확한 레벨의 전원을 시스템에 공급하여야 하는데, 종래에는 단순히 전원의 레벨만 검사하여 전압 레귤레이터(Voltage regulator)의 출력상태를 차단시키는 기능만을 수행하였으므로, 전원전압의 이상이 어떤 상태인지 알 수 없었으며, 또한 정확한 기준 전압의 설정이 어려워 전원 변동에 대한 신뢰성이 저하됐었다.Therefore, it is necessary to check the state of the power supplies and supply the power of the correct level to the system. In the related art, the power supply voltage is abnormal because only the level of the power is checked to cut off the output state of the voltage regulator. It was not known what the condition was, and it was difficult to set the correct reference voltage, which lowered the reliability of power supply fluctuation.

따라서 본 발명의 목적은 디지털 회로에 공급되는 각각 전원에 대한 정확한 기준전압을 설정하여 정확하게 전원전압의 변동을 검출할 수 있는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit capable of accurately detecting a change in power supply voltage by setting an accurate reference voltage for each power supply supplied to a digital circuit.

본 발명의 또 다른 목적은 전원전압이 설정 전압보다 낮을 시 해당 전원전압의 상태를 표시하고 이를 제어 부로 알릴 수 있는 회로를 제공함에 있다.Still another object of the present invention is to provide a circuit that displays the state of the power supply voltage and informs the control unit when the power supply voltage is lower than the set voltage.

이하 본 발명을 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

제1도는 본 발명의 구성 블록도로서, 제1 전원전압의 상태를 제1설정 기준 전압과 비교하여 이상이 제1이상신호를 발생하는 제1검출부(10)와, 제2전원전압의 상태를 제2설정 기준전압과 비교하여 이상시 제2 이상신호를 발생하는 제2검출부(20)와, 상기 제2전원과 극성이 반대인 제3전원전압의 극성을 반전하여 상태를 상기 제2설정 기준전압과 비교하여 이상시 제3이상신호를 발생하는 제3검출부(30)와, 상기 제1전원과 극성이 반대인 제4전원전압의 극성을 반전하여 상태를 상기 제1설정 기준전압과 비교하여 이상시 제 4이상신호를 발생하는 제4검출부(40)와, 상기 제1-제4 검출부(10-40)의 출력을 논리 조합하여 어느 하나라도 이상신호 발생시 전원전압 이상상태를 표시하는 전원 고장 표시부(50)와 상기 제1-제4 검출부(10-40)의 출력을 상기 전원 고장 표시부(50)의 이상신호에 의해 입력한 후 디코딩 신호에 의해 각 검출부의 출력상태를 제어부로 출력하는 래치(60)와 상기 제어부의 특정 어드레스를 디스코딩하여 상기 래치(60)의 출력 제어신호를 발생하는 디코더(70)로 구성된다. 여기서 제1 및 제2검출부(10, 20)는 정의 전압을 갖는 제1 및 제2 전원의 이상상태를 검출하는 제1검출 수단이 되고, 제3 및 제4 검출부(30, 40)는 부의 전압을 갖는 제3 및 제4 전원의 이상상태를 검출하는 제2검출수단이 된다.FIG. 1 is a block diagram of the present invention. The first detection unit 10 which generates a first abnormal signal by comparing a state of a first power supply voltage with a first set reference voltage and a state of a second power supply voltage are described. The second detection unit 20 which generates a second abnormal signal in the event of an abnormality with respect to the second predetermined reference voltage and the polarity of the third power supply voltage whose polarity is opposite to that of the second power supply are inverted to set the state to the second setting reference. By comparing the voltage of the third detection unit 30 that generates a third abnormal signal in comparison with the voltage, and the polarity of the fourth power supply voltage of opposite polarity to the first power supply, the state is compared with the first set reference voltage. A power failure in which the fourth detector 40 generating the fourth abnormal signal in case of abnormality and the outputs of the first to fourth detectors 10-40 are logically combined to display the power supply voltage abnormality status when any one of the abnormal signals is generated. The power failure display unit 50 outputs the display unit 50 and the outputs of the first to fourth detection units 10-40. A decoder 70 for inputting an abnormal signal and outputting an output state of each detection unit to the control unit by a decoding signal, and a decoder 70 for discretizing a specific address of the control unit to generate an output control signal of the latch 60. It is composed of Here, the first and second detectors 10 and 20 become first detection means for detecting abnormal states of the first and second power sources having a positive voltage, and the third and fourth detectors 30 and 40 provide negative voltages. And second detection means for detecting abnormal states of the third and fourth power supplies having

제2도는 상기 제1도와 구체회로도로서, 저항(R11, R12) 및 제1전압검출기(VT11)로 구성된 제1검출부(10)와, 저항(R21, R22) 및 제2전압 검출기(VT21)로 구성된 제2검출부(20)와 저항(R31-R34), 연산증폭기(OP31) 및 제3전압 검출기(VT31)로 구성된 제3검출부(30)와 저항(R41-R44), 연산증폭기(OP41) 및 제4전압검출기(VT41)로 구성된 제4검출부(40)와, 4입력 낸드게이트(NG51), 인버터(IG51) 및 발광다이오드(LD1-LD2)로 구성된 전원 고장 표시부(50)와 3상태의 래치(60)와, 디코더(70)로 구성된다.FIG. 2 is a first and specific circuit diagram of the first and second circuits including the resistors R11 and R12 and the first voltage detector VT11, and the resistors R21 and R22 and the second voltage detector VT21. The third detector 30 and the resistors R41-R44, the operational amplifier OP41, and the second detector 20 configured with the resistors R31-R34, the operational amplifier OP31, and the third voltage detector VT31. Fourth detector 40 composed of fourth voltage detector VT41, power failure indicator 50 composed of four input NAND gate NG51, inverter IG51, and light emitting diodes LD1-LD2, and a latch of three states. And a decoder 70.

제3도는 상기 제1-제4 검출기(VT11, VT21, VT31, VT41)의 출력 파형도로서,(a)는 내부에 설정된 기준전압(Threshbld Voltage)로서, (b)와 같은 전원전압 입력시에는(c)와 같이 출력된다.3 is an output waveform diagram of the first to fourth detectors VT11, VT21, VT31, and VT41, (a) is a reference voltage (Threshbld Voltage) set therein, and (b) The output is as shown in (c).

상술한 구성에 의거 본 발명을 설명하며, 제1도는 전압 검출기를 이용하여 디지털회로에 공급되는 전원이 운용하고자 하는 시스템의 기준전압 이하로 떨어지거나 또는 전원 다운의 발생했을 때 이 변화상태를 정확하게 인지하여 전원 고장에 대한 처리를 효과적으로 수행할 수 있도록 설계된 것으로, 이에 대한 구체적인 실시예가 제2도이다. 상기 회로의 동작을 살펴보면, 제1전압 검출기(VT11)는 제1전원인 +5V의 전압변동을 검출하고, 제2 전압 검출기(VT21)는 제2전원인 +12V의 전압변동을 검출하며, 제3 전압 검출기(VT31)는 제3전원인 -12V의 전압변동을 검출하고, 제4 전압 검출기(VT41)는 제4 전원인 -5V의 전압변동을 검출하게 된다. 상기 제1-제4 전압 검출기에 대한 드레쉬 홀드 기준전압은 내부 회로에 의해 제3도의 (a)와 같이 정해져 있으므로, 각각의 저항들을 이용하여 (b)와 같은 해당 전원의 변동전압 허용치를 설정한다. 먼저 제1전원인 +5V의 경우에는 저항(R11)을 30㏀으로 저항(R12)을 10㏀으로 설정하면, +4.6V이상의 정상 전압이 인가될 시, 제1전압 검출기(VT11)의 드레쉬 홀드 입력단자(Vth)로 1.15V 의 이상의 전압이 인가되어 제1 전압 검출기(VT11)는 출력단잘호 ＂하이＂신호를 발생한다. 따라서 제1 전압 검출기(VT)는 제1 전원이 4.6V이상 인가 되면 드레쉬 홀드 입력단자로 1.15V이상의 전압이 인가 되므로 정상 전원으로 간주하여＂하이＂신호를 발생한다. 그러나 제1전원이 4.6V이하로 인가되면, 전압 검출기(VY11)의 드레쉬홀드 기준전압이 1.15V보다 낮게 되어 출력은 ＂로우＂ 신호를 발생한다. 두번째로 제2전압 검출기(VT21)는 +12V인 제2전원은 레벨을 감시하여야 하므로, 드레쉬 홀드 기준전압인 1.15V를 맞추기 위해 저항(R21)을 84Ω으로, 저항(R22)을 10㏀으로 설정한다. 따라서 10.8V이상의 제2 전원이 인가되면, 제2전압 검출기(VT21)는 하이신호를 발생하며, 그 이하의 제2 전원이 발생되면 ＂로우＂신호를 발생한다.According to the above-described configuration, the present invention will be described, and FIG. 1 shows the change state accurately when the power supplied to the digital circuit using the voltage detector falls below the reference voltage of the system to be operated or when the power down occurs. This is designed to effectively perform the processing for the power failure, a specific embodiment thereof is FIG. Referring to the operation of the circuit, the first voltage detector VT11 detects a voltage variation of + 5V as a first power source, and the second voltage detector VT21 detects a voltage variation of + 12V as a second power source. The third voltage detector VT31 detects a voltage variation of −12 V as the third power source, and the fourth voltage detector VT41 detects a voltage variation of −5 V as the fourth power source. Since the threshold hold voltage for the first to fourth voltage detectors is determined by an internal circuit as shown in FIG. 3A, the resistances of the corresponding power sources, such as (b), are set using the respective resistors. do. First, in the case of + 5V, which is the first power source, when the resistor R11 is set to 30 kV and the resistor R12 is set to 10 kV, when the normal voltage of +4.6 V or more is applied, the dress of the first voltage detector VT11 is applied. A voltage of 1.15 V or more is applied to the hold input terminal Vth, and the first voltage detector VT11 generates an output terminal high signal. Accordingly, when the first voltage detector VT is applied with a threshold hold input terminal when a voltage of 1.15V or more is applied to the threshold hold input terminal, the first voltage detector VT generates a “high” signal. However, when the first power source is applied at 4.6V or less, the threshold reference voltage of the voltage detector VY11 is lower than 1.15V so that the output generates a low signal. Second, since the second voltage detector VT21 needs to monitor the level of the second power supply of + 12V, the resistor R21 is set to 84Ω and the resistor R22 is set to 10㏀ to meet the threshold value of 1.15V. Set it. Accordingly, when a second power supply of 10.8 V or more is applied, the second voltage detector VT21 generates a high signal, and when a second power supply of less than that is generated, generates a low signal.

세번째로부터 전원인 부의 제3 전원과 제4 전원(-12V 및 -5V)의 상태를 검출하기 위해서 각 전압 검출기(VT31, VT41)로는 분배 저항(R31, R32, R41, R42)에 의하여 제공되는 부의 전압이 드레쉬 호르 입력에는 절대값이 동일한 정의 전원으로 변환되어 공급되어야 한다.The negative voltages provided by the distribution resistors R31, R32, R41, and R42 are provided to the voltage detectors VT31 and VT41 to detect the states of the third and fourth power sources, 12V and -5V, which are the third power source. The voltage must be supplied to the dash horn input by converting it to a positive supply with the same absolute value.

따라서 부의 드레쉬 홀드 입력 전압을 정의 입력 전압으로 변환하기 위하여 제3 및 제4 전압 검출기(VT31, VT41)의 드레쉬 홀드 입력 전단에 연산증폭기(OP31), 저항(R34, R35) 및 연산증폭기(OP41), 저항(R43, R44)로 구성된 극성 반전기를 설치한다. 제3전원이 전압 검출기에 -10.8V이하로 인가되면 저항(R31, R32)에 의해 발생된 -1.15V 이상의 기준전압은 연산증폭기(OP31)를 통하여 정의 전압으로 변화되어 드레쉬홀드 입력에 공급되고 이에 따라 제3전압검출기(VT31)의 출력은 하이신호를 발생하게 된다. 그러나 전압 변동에 의하여 제3전원이 -10.8V이상 공급되면 제3전압 검출기(VT31)는 출력을 로우신호로 반전시키게 된다. 또한 제4전압 검출기(VT41)로 상기와 같은 과정으로 -4.6V 이하의 제4전원이 인가되면 출력은 하이 신호를, -4.6V 이상의 제4 전원이 인가되면 로우신호를 발생하게 된다. 상기와 같이 동작하는 제1-4 전압 검출기의 출력을 입력하는 4입력 낸드게이트(NG51)는 상기, 제1-제4 전원이 모두 정상적인 전압레벨을 갖을 경우 ＂하이＂신호로 인가되므로 ＂로우＂신호를 발생하며, 이로 인해 발광 다이오드(LD1)가 턴온되어 전원이 정상 상태임을 표시한다. 또한 인버터(IG1)극 통해 상기 낸드게이트(NG1)의 출력율이 반전되므로 발광 다이오드(LD2)는 턴오프 상태가 되어 전원에 이상이 없음을 표시한다. 이때 상기 제1-제4 전원 중 어느 한 전원이라도 이상 상태가 발생되면, 낸드 게이트(NG1)는 ＂하이＂신호를 발생하며, 이로 인해 발광 다이오드(LD1)가 턴오프되고, 인버터(IG1)를 통한 ＂로우＂신호에 의해 발광다이오드(LD2)가 턴온되어 이상 전원이 발생됐음을 표시한다.Therefore, in order to convert the negative threshold hold input voltage to the positive input voltage, the operational amplifier OP31, the resistors R34 and R35, and the operational amplifier (in front of the threshold hold inputs of the third and fourth voltage detectors VT31 and VT41). OP41) and a polarity inverter composed of resistors R43 and R44 are provided. When the third power source is applied below -10.8V to the voltage detector, a reference voltage of -1.15V or more generated by the resistors R31 and R32 is changed to a positive voltage through the operational amplifier OP31 and supplied to the threshold input. Accordingly, the output of the third voltage detector VT31 generates a high signal. However, when the third power is supplied more than -10.8 V due to the voltage variation, the third voltage detector VT31 inverts the output to a low signal. In addition, when the fourth power detector VT41 is applied with a fourth power supply of -4.6 V or less in the same process as described above, the output generates a high signal, and when the fourth power supply of -4.6V or more is applied, a low signal is generated. The four-input NAND gate NG51 for inputting the output of the first to fourth voltage detectors operated as described above is applied as a high signal when all of the first to fourth power sources have a normal voltage level. A signal is generated, which causes the light emitting diode LD1 to turn on to indicate that the power source is in a normal state. In addition, since the output ratio of the NAND gate NG1 is reversed through the inverter IG1 pole, the light emitting diode LD2 is turned off to indicate that there is no abnormality in the power supply. In this case, when an abnormal state occurs in any one of the first to fourth power sources, the NAND gate NG1 generates a “high” signal, which causes the light emitting diode LD1 to be turned off and the inverter IG1 is turned off. The light emitting diode LD2 is turned on by the low through signal, indicating that abnormal power is generated.

또한 상기 낸드게이트(NG1)의 출력이 로우에 하이상태로 천이될 시(low to high transition : 이상 전원발생), 래치(60)로 클럭신호를 발생하게 되므로, 이때 래치(60)는 상기 제1 - 제4 전압 검출기(VT11, VT21, VT31, VT41)의 출력 상태를 내부에 저장하게 된다. 이후 제어부로부터 특정 어드레스(A1,A2) 및 제어신호(RD) 발생시 디토더(70)를 통해 이를 디토딩하여 상기 래치(60)로 출력 제어신호(out enable)를 발생하며, 이로 인해 래치(60)는 내부 보관중인 제1 - 제4전원의 상태신호를 제어부로 출력한다. 그러면 제어부는 에러처리 루틴에서 어느 전원전압에서 이상이 발생했는지 인식하여 이를 처리하게 된다.In addition, when the output of the NAND gate NG1 transitions to a low state in a low state (low to high transition), a clock signal is generated by the latch 60, so that the latch 60 may generate the first signal. The output states of the fourth voltage detectors VT11, VT21, VT31, and VT41 are stored therein. Thereafter, when a specific address A1 or A2 and a control signal RD are generated from the control unit, the detoder 70 decodes it to generate an output control signal (out enable) to the latch 60. ) Outputs a state signal of the first to fourth power sources stored inside to the controller. Then, the controller recognizes which power supply voltage has occurred in the error processing routine and processes the error.

상술한 바와 같이 디지털회로 공급되는 전원전압들에 대한 이상상태 유무검출시 감시하고자 하는 기준전압을 저항들의 설정치에 의해 다양하게 지정할 수 있으며, 각 전원의 정확한 전압변동을 검출할 수 있으므로써 시스템의 신뢰성을 증대시키는 동시에 진단기능을 강화 시킬 수 있는 이점이 있다.As described above, the reference voltage to be monitored can be variously designated by the set values of the resistors when detecting the abnormal state of the power supply voltages supplied to the digital circuit, and the accuracy of the system can be detected by detecting the exact voltage change of each power supply. It has the advantage of increasing the diagnostics function at the same time.

Claims (1)

디지털회로에 공급되는 전원전압들의 변동을 검출하며, 이상상태 검출시 시스템 제어부로 이를 알리는 전원 고장 검출회로에 있어서, 정의 전압을 갖는 전원들의 변동 허용치를 설정하여 내부의 드레쉬 홀드 기준 전압과 비교한 후 각 전원들에 대한 이상 유무신호를 발생하는 제1검출수단과, 부의 전압을 갖는 전원들의 변동 허용치를 설정하여 극성을 반전시킨 후 내부 드레쉬 홀드 기준 전압과 비교하여 각 전원들에 대한 이상 유무신호를 발생하는 제2 검출수단과, 상기 제1 및 제2 검출 수단의 각각의 결과 신호들을 논리 조합하여 이상상태 발생시 이를 표시하는 전원 고장 표시수단과, 상기 전원 고장 표시수단의 출력에 의해 상기 제1-제2 검출 수단들의 각 출력들을 내부에 저장하며, 디코딩 신호에 의해 이를 제어부로 출력하는 래치수단과, 제어부의 특징 어드레스 신호를 디코딩하여 상기 래치수단의 출력신호를 발생하는 디코딩 수단으로 구성됨을 특징으로 하는 전원고장 검출회로.A power failure detection circuit that detects a change in power supply voltages supplied to a digital circuit, and notifies a system controller when an abnormal state is detected. The change tolerance of powers having a positive voltage is set and compared with an internal threshold reference voltage. After the first detection means for generating an abnormal presence signal for each power supply and the change tolerance of the power supply having a negative voltage to reverse the polarity and compared with the internal threshold reference voltage, there is an abnormality for each power supply The second detection means for generating a signal, power failure indication means for logically combining the respective result signals of the first and second detection means to indicate when an abnormal state occurs, and the output by the output of the power failure indication means. Latch means for storing the respective outputs of the first-second detection means therein and outputting the outputs to the controller by means of a decoded signal; By the characteristics of the decoded address signal power failure detection circuit, characterized by a decoding means configured to generate an output signal of the latch means.
KR1019890007320A 1989-05-31 1989-05-31 Circuit detecting disorder in power supply KR910006505B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890007320A KR910006505B1 (en) 1989-05-31 1989-05-31 Circuit detecting disorder in power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890007320A KR910006505B1 (en) 1989-05-31 1989-05-31 Circuit detecting disorder in power supply

Publications (2)

Publication Number Publication Date
KR900018787A KR900018787A (en) 1990-12-22
KR910006505B1 true KR910006505B1 (en) 1991-08-27

Family

ID=19286613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890007320A KR910006505B1 (en) 1989-05-31 1989-05-31 Circuit detecting disorder in power supply

Country Status (1)

Country Link
KR (1) KR910006505B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10116226B2 (en) 2013-12-25 2018-10-30 Abb Schweiz Ag Multi-phase electric drive and method therefor to provide power to a power unit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252474B1 (en) * 1996-12-14 2000-05-01 윤종용 Power detection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10116226B2 (en) 2013-12-25 2018-10-30 Abb Schweiz Ag Multi-phase electric drive and method therefor to provide power to a power unit

Also Published As

Publication number Publication date
KR900018787A (en) 1990-12-22

Similar Documents

Publication Publication Date Title
US4001818A (en) Digital circuit failure detector
KR20030070545A (en) Fault diagnosis circuit for led display lamp
US5633651A (en) Automatic bidirectional indicator driver
JP6377067B2 (en) Electronic control unit
KR100213845B1 (en) Power supply monitor circuit
US20040113630A1 (en) Voltage detecting circuit
US4342112A (en) Error checking circuit
US4215340A (en) Process for the automatic signalling of faults of a static automatic module and a module for realizing the process
KR910006505B1 (en) Circuit detecting disorder in power supply
KR20200032645A (en) Electronic circuit with an led module
KR20170114827A (en) Fail-safety circuit of smart power relay assembly
US10852801B2 (en) Determine a failure event of a power supply
JP4103145B2 (en) Input module
US20210088598A1 (en) Output module of industrial control apparatus
KR930008680B1 (en) Semiconductor with error detecting display circuit
US9899995B2 (en) Signal monitoring circuit and signal monitoring method using the same
KR910005110B1 (en) Over voltage protective circuit
US20210103005A1 (en) Control device for a vehicle
KR0139571B1 (en) Operation state observation and adjuster of active device
KR0131534B1 (en) Self checking circuit in video cassette recorder
KR0119736Y1 (en) Source voltage selecting circuit
KR910003940B1 (en) Circuit for warning and displaying errors in a switching system
SU853571A1 (en) Device for checking switch elements
KR900005454B1 (en) Bus error checking circuit
SU1113756A1 (en) Device for checking logic state of digital circuits

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070709

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee