KR910005427A - Highly Integrated Semiconductor Device and Manufacturing Method - Google Patents

Highly Integrated Semiconductor Device and Manufacturing Method Download PDF

Info

Publication number
KR910005427A
KR910005427A KR1019890011032A KR890011032A KR910005427A KR 910005427 A KR910005427 A KR 910005427A KR 1019890011032 A KR1019890011032 A KR 1019890011032A KR 890011032 A KR890011032 A KR 890011032A KR 910005427 A KR910005427 A KR 910005427A
Authority
KR
South Korea
Prior art keywords
semiconductor device
substrate
separator
oxide film
highly integrated
Prior art date
Application number
KR1019890011032A
Other languages
Korean (ko)
Other versions
KR920007790B1 (en
Inventor
강래구
김경태
전준영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019890011032A priority Critical patent/KR920007790B1/en
Publication of KR910005427A publication Critical patent/KR910005427A/en
Application granted granted Critical
Publication of KR920007790B1 publication Critical patent/KR920007790B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Abstract

내용 없음No content

Description

고집적 반도체 장치 및 그 제조방법Highly Integrated Semiconductor Device and Manufacturing Method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제2도는 본 발명에 따른 고집적 반도체 장치의 단면도, 제3(A)-(C)도는 제2도의 제조공정을 나타내는 단면도.2 is a cross-sectional view of a highly integrated semiconductor device according to the present invention, and FIGS. 3 (A)-(C) are a cross-sectional view showing the manufacturing process of FIG.

Claims (24)

제1도전형의 반도체 기판상에 게이트전극, 드레인 및 소오스전극, 게이트산화막, 필드산화막 및 채널스토퍼를 구비한 반도체장치에 있어서, 상기 기판과 게이트 산화막 사이에 기판과 동일한 제1도전형의 불순물이 도우프되어 형성된 제2에피층과, 상기 게이트 전극 중간의 제2에피층 하부에 위치하여 일측면이 상기 기판과 접촉되도록 형성되는 분리막과, 상기 기판과 접촉되지 않는 분리막의 타측면과 이웃하는 반도체장치의 기판과 접촉되지 않는 분리막의 타측면 사이에 반도체 장치의 기판과 접촉되지 않는 분리막의 타측면 사이에 제1도전형의 불순물이 도우프되어 형성된 제1에피층을 구비함을 특징으로 하는 고집적 반도체 장치.A semiconductor device comprising a gate electrode, a drain and source electrode, a gate oxide film, a field oxide film, and a channel stopper on a semiconductor substrate of a first conductivity type, wherein impurities of the same first conductivity type as the substrate are formed between the substrate and the gate oxide film. A doped second epitaxial layer, a separator positioned below the second epitaxial layer in the middle of the gate electrode, and formed to have one side contacting the substrate, and a semiconductor adjacent to the other side of the separator not contacted with the substrate And a first epitaxial layer formed by doping a first conductive type impurity between the other side of the separator not in contact with the substrate of the device and the other side of the separator not in contact with the substrate of the semiconductor device. Semiconductor device. 제1항에 있어서, 제1에피층의 두께가 분리막의 길이와 같은 것을 특징으로 하는 고집적 반도체 장치.The semiconductor device of claim 1, wherein the thickness of the first epitaxial layer is equal to the length of the separator. 제1항에 있어서, 제1에피층의 두께가 200-700Å 정도임을 특징으로 하는 고집적 반도체 장치.2. The highly integrated semiconductor device according to claim 1, wherein the thickness of the first epitaxial layer is about 200-700 GPa. 제2항 및 제3항에 있어서, 제1 및 제2에피층들의 불순물 농도는 기판의 불순물 농도와 동일함을 특징으로 하는 고집적 반도체 장치.The semiconductor device of claim 2, wherein the impurity concentrations of the first and second epitaxial layers are the same as the impurity concentration of the substrate. 제1항에 있어서, 분리막이 산화막임을 특징으로 하는 고집적 반도체 장치.The semiconductor device of claim 1, wherein the separator is an oxide film. 제5항에 있어서, 분리막의 두께가 500-1000Å 정도임을 특징으로 하는 고집적 반도체 장치.6. The highly integrated semiconductor device according to claim 5, wherein the separator has a thickness of about 500-1000 GPa. 반도체장치의 제조방법에 있어서, 제1도전형의 반도체 기판의 소정 부분에 트렌치를 형성하고 트렌치의 내측면에 분리막을 형성하는 공정과, 상기 기판을 시드로 하여 기판과 동일한 제1도전형의 불순물이 도우프된 제1에피층을 형성하는 공정과, 상기 기판, 제1에피층 및 분리막의 표면상에 상기 기판과 동일한 제1도전형의 불순물이 도우프된 제2에피층을 형성하는 공정과, 상기 기판과 제1에피층의 소정 영역상에 필드산화막을 형성함과 동시에 채널스토퍼를 형성하는 공정과, 상기 필드산화막이 형성되지 않은 제2에피층의 표면상에 게이트 산화막을 형성하는 공정과, 상기 분리막이 중간에 위치하도록 상기 게이트 산화막의 표면상에 게이트 전극을 형성하고 상기 필드산화막과 인접하는 소오스 및 드레인 영역을 형성하는 공정을 구비함을 특징으로 하는 고집적 반도체 장치의 제조방법.A method of manufacturing a semiconductor device, comprising: forming a trench in a predetermined portion of a semiconductor substrate of a first conductivity type and forming a separator on an inner surface of the trench; and an impurity of a first conductivity type that is the same as the substrate using the substrate as a seed; Forming a doped first epitaxial layer, and forming a second epitaxial layer doped with impurities of the same first conductivity type as the substrate on the surfaces of the substrate, the first epitaxial layer and the separator; Forming a channel stopper on a predetermined region of the substrate and the first epitaxial layer and simultaneously forming a channel stopper; forming a gate oxide on the surface of the second epitaxial layer on which the field oxide layer is not formed; And forming a gate electrode on the surface of the gate oxide film so that the separator is located in the middle and forming source and drain regions adjacent to the field oxide film. Method for manufacturing a highly integrated semiconductor device. 제7항에 있어서, 제1에피층이 분리막의 길이와 같은 두께로 형성되어짐을 특징으로 하는 고집적 반도체 장치의 제조방법.The method of manufacturing a highly integrated semiconductor device according to claim 7, wherein the first epitaxial layer is formed to have the same thickness as that of the separator. 제7항에 있어서, 제2에피층의 두께가 200-700Å 정도의 두께로 형성되어짐을 특징으로 하는 고집적 반도체 장치.8. The highly integrated semiconductor device according to claim 7, wherein the thickness of the second epitaxial layer is about 200-700 GPa. 제8항 및 제9항에 있어서, 제1및 제2에피층들이의 기판과 동일한 불순물 농도를 가짐을 특징으로 하는 고집적 반도체 장치의 제조방법.10. A method for fabricating a highly integrated semiconductor device according to claim 8 or 9, wherein the first and second epitaxial layers have the same impurity concentration as the substrate of the substrate. 제7항에 있어서, 분리막이 산화막으로 형성되어짐을 특징으로 고집적 반도체 장치의 제조방법.The method of manufacturing a highly integrated semiconductor device according to claim 7, wherein the separator is formed of an oxide film. 제11항에 있어서, 분리막이 500-1000Å 정도의 두께로 형성되어짐을 특징으로 하는 고집적 반도체 장치의 제조방법.The method of manufacturing a highly integrated semiconductor device according to claim 11, wherein the separator is formed to a thickness of about 500-1000 GPa. 제1도전형의 반도체 기판상에 게이트전극, 드레인 및 소오스전극, 게이트산화막, 필드산화막 및 채널스토퍼를 구비한 반도체장치에 있어서, 상기 게이트 전극의 중앙부분에 위치하도록 게이트 산화막의 하부 기판 표면에 상기 기판과 동일한 제1도전형의 불순물이 도우프되어 형성된 에피층과, 상기 에피층의 하부에 상기 동기한 폭으로 형성된 분리막을 구비함을 특징으로 하는 고집적 반도체 장치.A semiconductor device comprising a gate electrode, a drain and source electrode, a gate oxide film, a field oxide film, and a channel stopper on a semiconductor substrate of a first conductivity type, wherein the semiconductor substrate is disposed on the lower substrate surface of the gate oxide film so as to be positioned at a central portion of the gate electrode. And an epitaxial layer formed by doping a first conductive type impurity that is the same as a substrate, and a separator formed in the synchronous width under the epitaxial layer. 제13항에 있어서, 에피층의 불순물 농도가 기판의 불순물 농도와 동일함을 특징으로 하는 고집적 반도체 장치.The highly integrated semiconductor device according to claim 13, wherein the impurity concentration of the epi layer is equal to the impurity concentration of the substrate. 제14항에 있어서, 에피층의 두께가 200-700Å 임을 특징으로 하는 고집적 반도체 장치.15. The highly integrated semiconductor device of claim 14, wherein the epi layer has a thickness of 200-700 GPa. 제15항에 있어서, 에피층의 폭이 500-1000Å 임을 특징으로 하는 고집적 반도체 장치.The highly integrated semiconductor device according to claim 15, wherein the epi layer has a width of 500-1000 GPa. 제13항에 있어서, 분리막이 산화막임을 특징으로 하는 고집적 반도체 장치.The semiconductor device according to claim 13, wherein the separator is an oxide film. 제17항에 있어서, 분리막의 두께가 2500-3000Å 정도임을 특징으로 하는 고집적 반도체 장치.18. The highly integrated semiconductor device of claim 17, wherein the thickness of the separator is about 2500-3000 GPa. 반도체장치의 제조방법에 있어서, 제1도전형의 반도체 기판의 소정 부분에 트렌치를 형성하고 트렌치 내부에 소정 두께의 분리막을 형성하는 공정과, 상기 분리막의 상부에 기판을 시드로 하여 에피층을 형성하는 공정과, 상기 기판의 소정 영역상에 필드 산화막을 형성함과 동시에 채널스토퍼를 형성하는 공정과, 상기 필드산화막이형성되지 않은 기판의 표면상에 게이트 산화막을 형성하는 공정과, 상기 분리막이 중간에 위치하도록 상기 게이트 산화막의 표면상에 게이트 전극을 형성하고 상기 필드산화막과 인접하는 소오스 및 드레인영역을 형성하는 공정을 구비함을 특징으로 하는 고집적 반도체 장치의 제조방법.A method of manufacturing a semiconductor device, comprising: forming a trench in a predetermined portion of a first conductive semiconductor substrate and forming a separator having a predetermined thickness inside the trench; and forming an epitaxial layer as a seed on the separator. Forming a field oxide film on a predetermined region of the substrate and simultaneously forming a channel stopper; forming a gate oxide film on the surface of the substrate on which the field oxide film is not formed; And forming a gate electrode on the surface of the gate oxide film and forming a source and a drain region adjacent to the field oxide film so as to be located at the gate oxide film. 제19항에 있어서, 에피층의 불순물 농도가 기판과 동일한 불순물 농도로 형성되어짐을 특징으로 하는 고집적 반도체 장치의 제조방법.20. The method of manufacturing a highly integrated semiconductor device according to claim 19, wherein the impurity concentration of the epi layer is formed at the same impurity concentration as the substrate. 제20항에 있어서, 에피층이 500-70Å 정도의 두께로 형성되어짐을 특징으로 하는 고집적 반도체 장치의 제조방법.The method of manufacturing a highly integrated semiconductor device according to claim 20, wherein the epitaxial layer is formed to a thickness of about 500-70 GPa. 제21항에 있어서, 에피층이 500-1000Å 정도의 폭으로 형성되어짐을 특징으로 하는 고집적 반도체 장치의 제조방법.The method of manufacturing a highly integrated semiconductor device according to claim 21, wherein the epi layer is formed in a width of about 500-1000 GPa. 제19항에 있어서, 분리막이 산화막으로 형성되어짐을 특징으로 하는 고집적 반도체 장치의 제조방법의 제조방법.20. The method of manufacturing a highly integrated semiconductor device according to claim 19, wherein the separator is formed of an oxide film. 제23항에 있어서, 분리막이 2500-3000Å 정도의 두께로 형성되어짐을 특징으로 하는 고집적 반도체 장치의 제조방법.24. The method of manufacturing a highly integrated semiconductor device according to claim 23, wherein the separator is formed to a thickness of about 2500-3000 mm 3. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019890011032A 1989-08-02 1989-08-02 High integrated semiconductor devices and its manufacturing method KR920007790B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890011032A KR920007790B1 (en) 1989-08-02 1989-08-02 High integrated semiconductor devices and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890011032A KR920007790B1 (en) 1989-08-02 1989-08-02 High integrated semiconductor devices and its manufacturing method

Publications (2)

Publication Number Publication Date
KR910005427A true KR910005427A (en) 1991-03-30
KR920007790B1 KR920007790B1 (en) 1992-09-17

Family

ID=19288681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011032A KR920007790B1 (en) 1989-08-02 1989-08-02 High integrated semiconductor devices and its manufacturing method

Country Status (1)

Country Link
KR (1) KR920007790B1 (en)

Also Published As

Publication number Publication date
KR920007790B1 (en) 1992-09-17

Similar Documents

Publication Publication Date Title
KR940003098A (en) Semiconductor devices
KR950034767A (en) MIS semiconductor device
KR870005464A (en) Semiconductor device
KR840008537A (en) Semiconductor device
KR870000763A (en) Semiconductor device and manufacturing method thereof
KR910017676A (en) Thin film transistor
KR890016691A (en) A semiconductor device having a structure in which parasitic transistors are difficult to operate and a method of manufacturing the same
KR930006972A (en) Method of manufacturing field effect transistor
KR850004875A (en) Semiconductor memory device
KR890004441A (en) Compound Semiconductor Device and Manufacturing Method Thereof
KR880005693A (en) MOSFET structure and its manufacturing method
KR960002556A (en) Semiconductor device and manufacturing method
KR880014649A (en) Semiconductor device and manufacturing method thereof
KR930005259A (en) Semiconductor device and manufacturing method thereof
KR910019260A (en) Semiconductor device and manufacturing method thereof
KR940004846A (en) Semiconductor device and manufacturing method
KR910008857A (en) MOS field effect transistor and its manufacturing method
KR950034822A (en) High voltage transistors and manufacturing method thereof
KR880006789A (en) High Reliability Semiconductor Device and Manufacturing Method Thereof
KR880003433A (en) MIS semiconductor device and manufacturing method
KR850005169A (en) MIS type semiconductor device formed on semiconductor substrate having well region
KR910005427A (en) Highly Integrated Semiconductor Device and Manufacturing Method
JPS55130171A (en) Mos field effect transistor
KR960002889A (en) Semiconductor device and manufacturing method thereof
KR920022563A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee