KR910004444Y1 - Automatic eject circuit on recording end - Google Patents
Automatic eject circuit on recording end Download PDFInfo
- Publication number
- KR910004444Y1 KR910004444Y1 KR2019880009250U KR880009250U KR910004444Y1 KR 910004444 Y1 KR910004444 Y1 KR 910004444Y1 KR 2019880009250 U KR2019880009250 U KR 2019880009250U KR 880009250 U KR880009250 U KR 880009250U KR 910004444 Y1 KR910004444 Y1 KR 910004444Y1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- flop
- flip
- timer
- eject
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/675—Guiding containers, e.g. loading, ejecting cassettes
- G11B15/67502—Details
- G11B15/67505—Servo control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/03—Control of operating function, e.g. switching from recording to reproducing by using counters
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제 2 도는 제 1 도의 각부 출력파형도.2 is an output waveform diagram of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 센서감지단자 100 : 타이머표시회로10: sensor detection terminal 100: timer display circuit
101 : 마이컴 102 : 디지트론101: Micom 102: Digitron
200 : 대기회로 300 : 되감기모드수행회로200: standby circuit 300: rewind mode performance circuit
400 : 제어회로 500 : 정지모드 수행회로400: control circuit 500: stop mode execution circuit
600 : 이젝트회로 601 : 로딩모터600: ejector circuit 601: loading motor
SW : 타이머스위치 FF1, FF2: 플립플롭SW: Timer switch FF 1 , FF 2 : Flip-flop
TR1-TR3: 트랜지스터 NOR : 노아게이트TR 1 -TR 3 : Transistor NOR: Noah Gate
AND1, AND2: 앤드게이트 D1-D4: 다이오드AND 1 , AND 2 : AND gate D 1 -D 4 : diode
R1-R7: 저항 C1: 콘덴서R 1 -R 7 : Resistor C 1 : Capacitor
본 고안은 VTR에 이용하여 프로그램의 녹화 완료시 자동으로 되감기 동작이 수행된 뒤 이젝트(EJECT)되도록함으로써 재생시의 번거로움과 시간을 줄일수 있도록한 VTR의 녹화완료시 자동 이젝트 회로에 관한 것이다.The present invention relates to an automatic ejection circuit when the recording of the VTR is completed to reduce the hassle and time during playback by using the VTR to automatically eject the program after the rewind operation is completed.
종래에는 VTR로 프로그램을 예약 녹화 할 경우 상기 녹화가 완료된 후에는 전원이 오프되었기 때문에 녹화된 프로그램을 다시 재생하기 위해서는 전원을 온시킨 다음 되감기 동작을 수행해야 했으며 상기 되감기 동작이 끝난 다음에야 재생동작을 수행할 수 있었는데 상기와 같은 방식은 수동으로 키를 조작해야 하기 때문에 번거로운 결점이 있었고 재생시키는 시간이 길어지는 결점이 있었다.Conventionally, when the program is scheduled recording with the VTR, the power is turned off after the recording is completed. Therefore, in order to replay the recorded program, it was necessary to turn on the power and then perform the rewinding operation. This method was cumbersome and has a long time to regenerate because it requires manual key manipulation.
본 고안은 이러한 점을 감안하여, 녹화시간을 설정한 뒤 T 플립플롭을 이용해 타이머의 세팅(SETING)을 감지하고 노아게이트와 플립플롭을 이용하여 타이머의 종료를 감지함으로써 자동으로 되감기 모드가 수행되도록하며 상기 되감기 동작의 완료를 스타트센서(START SENSOR)가 감지하도록 함으로써 정지모드로 변환하여 테이프를 정지시킴과 아울러 로딩모터(SORDING MOTOR)를 동작시켜 테이프가 이젝트되도록 안출한 것으로, 이를 첨부된 도면에 의하여 설명하면 다음과 같다.In view of this, the present invention sets the recording time and detects the setting of the timer using the T flip-flop, and detects the end of the timer using the noah gate and the flip-flop to automatically perform the rewind mode. And the start sensor (START SENSOR) to detect the completion of the rewinding operation by converting to the stop mode to stop the tape, and also to operate the loading motor (SORDING MOTOR) to draw the tape, which is attached to the accompanying drawings By explaining it is as follows.
제 1 도에서 도시한 바와같이 타이머스위치(SW), 저항(R1), 마이컴(101), 디지트론(DIGITRON : 102)으로 구성되어 스위칭에 의한 입력펄스에 따라 타이머가 세팅된 뒤 설정된 녹화시간후 종료되도록 한 타이머 표시회로(100)는 T플립플롭(FF1), 다이오드(D1), 콘덴서(C1), 저항(R2)(R3), 트랜지스터(TR1)로 구성되어 타이머가 세팅됨에 따라 되감기 모드수행을 위한 대기상태를 유지하는 대기회로(200)와 노아게이트(NOR), 다이오드(D2), 저항(R4), T플립플롭(FF2)으로 구성되어 타이머의 종료를 감지해 되감기 모드가 수행되도록하는 되감기 모드수행회로(300)에 각각 연결하고 상기 대기회로(200)는 상기 되감기 모드수행회로(300)를 통해 되감기 단자(REW)에 연결하며 센서감지단자(10)는 트랜지스터(TR2), 저항(R5)(R6), 다이오드(D3)로 구성되어 되감기 동작이 완료된 것을 감지해 정지 및 이젝트 동작수행을 위한 제어신호를 발생시키는 제어회로(400)를 통해 앤드게이트(AND1)와 다이오드(D4)로 구성되어 상기 제어신호에 따라 테이프가 정지되도록하는 정지모드수행회로(500)와 앤드게이트(AND2), 트랜지스터(TR3), 저항(R7), 로딩모터(601)로 구성되어 상기 제어신호에 따라 스위칭됨으로써 로딩모터를 동작시켜 테이프가 이젝트 되도록하는 이젝트회로(600)에 각각 연결하고 상기 되감기 모드수행회로(300)는 정지모드수행회로(500)를 통해 정지단자(STOP)에 연결함과 아울러 상기 이젝트회로(600)에 연결하여 구성한 것이다.As shown in FIG. 1, a timer switch SW, a resistor R 1 , a microcomputer 101, and a digitron 102 are used to set a recording time after a timer is set according to an input pulse by switching. The timer display circuit 100 which is to be terminated afterward is composed of a T flip-flop (FF 1 ), a diode (D 1 ), a capacitor (C 1 ), a resistor (R 2 ) (R 3 ), and a transistor (TR 1 ). Is set to the standby circuit 200 to maintain the standby state for performing the rewind mode, the NOA gate (NOR), diode (D 2 ), resistor (R 4 ), T flip-flop (FF 2 ) It is connected to each of the rewind mode performing circuit 300 to sense the end to perform the rewind mode, and the standby circuit 200 is connected to the rewind terminal (REW) through the rewind mode performing circuit 300 and the sensor detection terminal ( 10) is a transistor (TR 2), a resistance (R 5) is composed of (R 6), a diode (D 3) reverse operation is completed Consists detected by using the stop and the control circuit 400 for generating a control signal for the eject operation is carried out that in the AND gate (AND 1) and a diode (D 4) performs the stop mode, such that the tape is stopped in response to the control signal The circuit 500 includes an AND gate AND 2 , a transistor TR 3 , a resistor R 7 , and a loading motor 601, which are switched according to the control signal to operate the loading motor to eject the tape. The rewind mode execution circuit 300 is connected to the circuit 600, respectively, and is connected to the stop terminal STOP through the stop mode execution circuit 500, and is configured to be connected to the eject circuit 600.
상기와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above in detail.
먼저 예약녹화에 필요한 시간을 설정한 뒤 타이머 표시회로(100)의 타이머스위치(SW)를 눌러 제 2a 도에서 도시한 것과같은 펄스를 인가하게 되면 상기 펄스는 대기회로(200)로 인가됨과 아울러 마이컴(101)으로 인가되고 이로인해 상기 마이컴(101)이 동작하여 제 2b 도에서 도시한 것처럼 하이신호를 출력하게 되므로 상기 하이신호가 디지트론(102)의 타이머 발광부로 인가되어 녹화동작이 수행됨과 동시에 타이머가 세팅되고 아울러 상기 하이신호는 되감기 모드수행회로(300)의 노아게이트(NOR)의 일측 입력단자로 인가된다.First, after setting the time required for the reservation recording and pressing the timer switch SW of the timer display circuit 100 to apply a pulse as shown in FIG. 2a, the pulse is applied to the standby circuit 200 and the microcomputer As a result, the microcomputer 101 operates to output a high signal as shown in FIG. 2B. Thus, the high signal is applied to the timer light emitting unit of the digitron 102 to perform a recording operation. A timer is set and the high signal is applied to one input terminal of the NOR gate NOR of the rewind mode performing circuit 300.
또한 상기 대기회로(200)로 인가된 펄스는 T플립플롭(FF1)의 클럭펄스단자(CK)로 인가되고 상기 클럭펄스에 의해 상기 T플립플롭(FF1)이 동작하게 되므로 상기 T플립플롭(FF1)의 출력단자(Q)로 부터는 제 2c 도에서 도시한 바와같이 하이신호가 출력되며 상기 하이신호가 다이오드(D1)를 통해 콘덴서(C1)와 저항(R2)으로 이루어진 미분회로로 인가되므로 상기 미분회로에 의해 신호가 약간 지연되어 트랜지스터(TR1)의 베이스단자로 인가되고 이로인해 상기 트랜지스터(TR1)가 도통되므로 상기 트랜지스터(TR1)의 콜렉터단자로부터는 제 2d 도에서 도시한 바와같이 로우신호가 출력되며 상기 로우신호가 되감기 모드 수행회로(300)의 노아게이트(NOR)의 타측 입력단자로 인가되므로 상기 되감기 모드 수행회로(300)는 대기상태가 된다.In addition, the pulse is T flip-flop (FF 1), a clock pulse terminal (CK) is applied, and the by the clock pulse T flip-flop (FF 1), so that the operation of the T flip-flop by the application in the wait circuit 200 A high signal is output from the output terminal Q of (FF 1 ), as shown in FIG. 2C, and the high signal is a derivative composed of a capacitor C 1 and a resistor R 2 through a diode D 1 . since the applied to the circuit, because the signal is slightly delayed by the differentiating circuit is applied to the base terminal of the transistor (TR 1) This causes the transistor (TR 1) conduction from the collector terminal of the transistor (TR 1) is the 2d FIG. As shown in FIG. 5, the low signal is output and the low signal is applied to the other input terminal of the NOR gate NOR of the rewind mode performing circuit 300, so that the rewind mode performing circuit 300 is in a standby state.
상기와 같은 상태에서 예약녹화가 모두 완료되면 제 2b 도에서 도시한 바와같이 타이머 표시회로(100)의 마이컴(101)으로부터 로우신호가 출력되므로 상기 로우신호가 디지트론(102)으로 인가되어 타이머발광부가 오프되고 아울러 상기 로우신호가 노아게이트(NOR)의 일측 입력단자로 인가되므로 상기 로우신호와 대기회로(200)로부터 출력된 로우신호에 의해 상기 노아게이트(NOR)로부터는 제 2e 도에서 도시한 바와같이 하이 신호가 출력되며 상기 하이신호가 이젝트회로(600)의 앤드게이트(AND2)의 일측입력단자로 인가됨과 동시에 다이오드(D2)와 저항(R4)을 통해 T플립플롭(FF2)의 클럭펄스단자(CK)로 인가되어 상기 T플립플롭(FF2)의 출력을 변화시키게되므로 상기 T플립플롭(FF2)의 출력단자(Q)으로부터는 제 2f 도에서 도시한 바와 같이 하이신호가 출력되고 상기 하이신호가 되감기단자(REW)로 인가되므로 자동으로 되감기 동작이 수행된다.When all of the reserved recording is completed in the above state, as shown in FIG. 2B, since the low signal is output from the microcomputer 101 of the timer display circuit 100, the low signal is applied to the digitron 102 to emit the timer. And the low signal is applied to one input terminal of the NOR gate NOR, the low signal output from the standby signal 200 and the NOR gate NOR from FIG. As described above, a high signal is output and the high signal is applied to one input terminal of the AND gate AND 2 of the eject circuit 600 and at the same time, the T flip-flop FF 2 is provided through the diode D 2 and the resistor R 4 . ) of the clock is applied to the pulse terminal (CK) the T flip-flop (the so thereby varying the output of the FF 2) T flip-flop (high as from an output terminal (Q) of the FF 2) are shown in the 2f FIG. Signal output And that the high signal is carried out automatically at the rewind operation, so applying a reverse terminal (REW).
한편 상기와 같은 되감기동작이 완료되면 이를 스타트센서에서 감지하게 되므로 센서감지단자(10)를 통해서는 제 2g 도에서 도시한 바와같이 하이신호가 인가되고 상기 하이신호가 제어회로(400)의 저항(R5)을 통해 트랜지스터(TR2)의 베이스단자로 인가되므로 상기 트랜지스터(TR2)가 온되어 상기 트랜지스터(TR2)의 에미터단자로부터는 하이신호가 출력되며 상기 하이신호가 다이오드(D3)를 통해 플립플롭(FF2)의 클리어단자(CLR)로 인가되므로 상기 T플립플롭(FF2)이 리세트(RESET)되어 출력단자(Q)로부터는 제 2f 도에서 도시한 바와같이 로우신호가 출력되고 아울러 상기 T플립플롭(FF2)의 반전출력단자로부터 출력된 하이신호가 정지모드수행회로(500)의 앤드게이트(AND1)의 일측입력단자로 인가되고 상기 제어회로(400)로부터 출력된 하이신호가 다이오드(D4)를 통해 상기 앤드게이트(AND1)의 타측입력단자로 인가되므로 상기 앤드게이트(AND1)로부터는 제 2h 도에서 도시한 바와같이 하이신호가 출력되어 정지단자(STOP)로 인가되며 이로인해 되감기 동작이 중단됨과 동시에 정지모드를 수행하게 된다.On the other hand, when the rewinding operation is completed as described above, the start sensor detects the high signal as shown in FIG. 2g through the sensor detecting terminal 10 and the high signal is applied to the resistance of the control circuit 400 ( Since it is applied to the base terminal of the transistor TR 2 through R 5 ), the transistor TR 2 is turned on to output a high signal from the emitter terminal of the transistor TR 2 , and the high signal is a diode D 3. Is applied to the clear terminal CLR of the flip-flop (FF 2 ) through) so that the T flip-flop (FF 2 ) is reset and the low signal from the output terminal (Q) as shown in FIG. Is output and the inverted output terminal of the T flip-flop (FF 2 ) The high signal output from the input terminal is applied to one input terminal of the AND gate AND 1 of the stop mode execution circuit 500, and the high signal output from the control circuit 400 passes through the diode D 4 . AND 1 ) is applied to the other input terminal of the AND gate (AND 1 ), and as shown in FIG. 2h, a high signal is output and applied to the stop terminal (STOP) as shown in FIG. 2h. Will be performed.
한편 상기 제어회로(400)로부터 출력된 하이신호가 이젝트회로(600)의 앤드게이트(AND2)의 타측입력단자로 인가되고 상기 앤드게이트(AND2)의 일측입력단자에는 상기 되감기모드수행회로(300)이 노아게이트(NOR)로부터 출력된 하이신호가 인가되므로 상기 앤드게이트(AND2)로 부터는 제 2i 도에서 도시한 바와 같이 하이 신호가 출력되며 상기 하이신호가 저항(R7)을 통해 트랜지스터(TR3)의 베이스단자로 인가되어 상기 트랜지스터(TR3)가 온되므로 전류가 상기 트랜지스터(TR3)와 로딩모터(601)를 통해 접지로 흐르게 되어 상기 로딩모터(601)가 동작하게되고 이로인해 테이프가 자동으로 이젝트된다.Meanwhile, the high signal output from the control circuit 400 is applied to the other input terminal of the AND gate AND 2 of the eject circuit 600, and the rewind mode execution circuit is applied to one input terminal of the AND gate AND 2 . Since the high signal 300 is output from the NOR gate NOR, a high signal is output from the AND gate AND 2 as shown in FIG. 2i, and the high signal is transmitted through a resistor R 7 . (TR 3), so is applied to the base terminal of the transistor (TR 3) one of the flows through the current to the transistor (TR 3) and the loading motor 601 to the ground, and operate the the loading motor 601 which The tape is ejected automatically.
이상에서와 같이 본 고안은 프로그램의 녹화가 완료됨과 동시에 자동으로 되감기 동작이 수행된 뒤 테이프가 이젝트되도록 함으로써 녹화된 프로그램이 재생될 때 까지의 시간을 줄일 수 있는 효과가 있으며 매번 수동으로 키를 조작해야 하는 번거로움을 없애 VTR의 기능을 향상시킬 수 있는 효과가 있는 것이다.As described above, the present invention has the effect of reducing the time until the recorded program is played by automatically ejecting the tape after the rewinding operation is performed at the same time as the recording of the program is completed. There is an effect that can improve the function of the VTR to eliminate the hassle.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880009250U KR910004444Y1 (en) | 1988-06-16 | 1988-06-16 | Automatic eject circuit on recording end |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880009250U KR910004444Y1 (en) | 1988-06-16 | 1988-06-16 | Automatic eject circuit on recording end |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900001410U KR900001410U (en) | 1990-01-18 |
KR910004444Y1 true KR910004444Y1 (en) | 1991-06-29 |
Family
ID=19276353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019880009250U KR910004444Y1 (en) | 1988-06-16 | 1988-06-16 | Automatic eject circuit on recording end |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910004444Y1 (en) |
-
1988
- 1988-06-16 KR KR2019880009250U patent/KR910004444Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900001410U (en) | 1990-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6341624Y2 (en) | ||
US4418367A (en) | Magnetic tape setting device for use in magnetic tape recording and/or reproducing apparatus | |
KR910004444Y1 (en) | Automatic eject circuit on recording end | |
US4417135A (en) | Power saving electronic counter circuit for tape recorder | |
JPS5841582B2 (en) | Automatic music selection device for tape recorder | |
JPS63197047A (en) | Magnetic recording and reproducing device | |
KR900000075Y1 (en) | Mode changing circuit of vtr | |
KR850001425Y1 (en) | Automatic music selecting device for tape recorders | |
KR870002314Y1 (en) | Non-signal record blank formation circuit | |
KR910000204Y1 (en) | Driving control circuit of vtr | |
JPH0325299Y2 (en) | ||
KR910000950Y1 (en) | Automatic playing circuit for timer reservation program | |
KR900010110Y1 (en) | Automatic recording switching circuit for vtr | |
KR910005511Y1 (en) | Automatic replaying apparatus | |
KR950001241B1 (en) | Circuit for automatically selecting music in tape recorder | |
KR910008169Y1 (en) | Stand by holding device of timer | |
JPS622745Y2 (en) | ||
KR900010117Y1 (en) | Tape recording detection ejecting circuit for vcr | |
KR910009142Y1 (en) | Automatic rewinding circuits | |
KR900010887Y1 (en) | Automatic rewinding circuit | |
KR870001159Y1 (en) | Driving circuit of double cassette tape recorder | |
JPS5819726Y2 (en) | Tape recorder operation circuit | |
KR900008855Y1 (en) | Double deck reproducing control apparatus | |
KR900008788Y1 (en) | Program searching circuit for vtr | |
KR830000461Y1 (en) | Recording Function Retention Circuit During Scheduled Recording of Video Tape Recorder (VTR) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19961231 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |