KR910004295B1 - 다이나믹 코어링 회로 - Google Patents

Abstract

내용 없음.

Description

다이나믹 코어링 회로

제 1 도는 휘도신호의 수평 피킹 시스템을 통합하는 텔레비젼 수신기의 부분 블럭도.

제 2 도는 제 1 도의 시스템 소자에 대한 개략적인 실시회로.

* 도면의 주요부분에 대한 부호의 설명

1 : 휘도신호원 12 : 지연라인

13 : 휘도신호증폭기 14 : 이득제어 피킹신호

15 : 조정 가능하게 제어된 피킹신호 포머(former)

16 : 신호 결합장치 16 : 피크된 휘도신호 증폭기

18 : 대역통과 증폭기 19 : 피크 검출기

20 : 코어링 레벨 제어 전압원 21 : 지연장치

22 : 저역통과 필터

본 발명은 영상 재생에 사용되는 신호처리를 위해 다이나믹하게 제어된 코어링 회로에 관한 것이며, 특히 블랙과 화이트 한계사이의 휘도신호에 대한 저주파수 이동과 일치하여 변화되는 코어링 심도내에서 휘도신호의 각 고주파수 신호를 조정 가능하게 코어링하는 새로운 장치에 관한 것이다.

신호의 코어링(실시예에 있어서 축근처의 신호이탈에 대한 무효 구역을 가지는 전송특성을 나타내는 전송장치에 의해 신호를 처리함으로써 평균축 근방의 "코어"를 제거함)은 1978년 3월 SMPTE 저널의 134 내지 140페이지에 제이.피.로시에 의해 "텔레비젼 잡음을 줄이는 디지탈 기술"이라는 제목으로 공개된 바와 같이 잡음 감소를 목적으로 하는 종래의 신호 처리기능을 가진다. 코어링 회로의 이용에 있어서 영향을 받는 코어링 레벨의 조정의 용이성이 기대된다. 이와같은 용이성으로 코어링 레벨의 수동조정(1968년 3월 SMPTE 저널의 221 내지 228페이지에서 알.에이취.백만과 공동 발명자에 의해 "칼라 텔레비젼 방송을 위한 개선된 신호 처리 기술"이라는 제목으로 공개됨)이 허용되며, 코어링 레벨의 다이나믹 조정(버러스에 의해 미합중국 특허원 제4167749호에 공개됨)을 용이하게 한다.

상기의 버러스에 의한 특허에 있어서, 휘도신호의 고주파 부분에 대한 코어링은 수반되는 휘도신호에 따라서 검출되는 잡음량에 의해서 다이나믹하게 변화하는 코어링 심도에 영향을 받는다. 검출된 잡음 레벨이 비교적 높을 때 코어링 심도는 신호대 잡음비를 높이는 작용으로 비교적 커지고, 반면에 검출된 잡음 레벨이 비교적 낮을 때 코어링 심도는 예상된 신호변화의 방해를 최소화 하기 위해 비교적 작아진다. 잡음 감소를 위해 필요한 코어링 심도를 구성하는 버러스 이론과는 대조적으로 본 발명은 나타나거나 혹은 타나지 않는 이득방해의 상대적인 가시도에 따라서 코어링 심도를 조정한다. 저레벨의 배경잡음이 스크린의 밝은 부분에 나타날때보다 어두운 부분에 나타날 때 시청자가 더 쉽게 감지할 수 있는 것은 명백한 사실이다. 이러한 현상에 의해서 본 발명의 원리를 실시하는 시스템의 코어링 심도는 명도레벨과, 블랙한계에 영향을 받는 최대 코어링과, 화이트 한계에 영향을 받는 최소 코어링에 대해 역으로 변화한다. 코어링 제어전위는 휘도신호의 저역통과 필터 버션에서 유도되는 것이 바람직하며, 따라서 코어링 레벨의 급격한 변화는 고주파 휘도성분이나 수반되는 고주파 잡음성분의 응답에 영향을 받지 않는다.

본 발명의 휘도신호 실시예와 마찬가지로 상기 다이나믹 코어링에 대한 이론은 수평 성분을 증가시키는 휘도신호에 부가하기 위해 유도된 수평피킹신호 처리에 유용하게 사용된다. 이와같은 피킹신호의 코어링은 예상되지 않은 배경신호의 증가로 인하여 예상된 화상 성분을 증가시키는 현상을 줄인다. 본 발명의 원리에 따른 코어링 심도의 다이나믹 제어는 잡음 증가를 가장 잘 막을 수 있는 화면의 영역에서 잡음증가에 대한 보안을 최대로 하고 고잡음 레벨에 내성이 있는 영역에 대한 보안을 줄인다.

제 1 도에 있어서 휘도신호원(11)의 출력(예를들면 수신기 코움필터의 휘도신호 출력에 의해 구성되는 칼라 텔레비젼 수신기에 사용함)은 지연라인(12)의 입력단자 L에 공급된다. 단자 L에 나타나는 신호와 지연라인(12)의 출력단자 L'에 나타나는 신호는 1982년 3월 31일 출원되고, "조정 가능한 코어링 회로"라고 명명된 엘.에이.하워드와 그외 공동 발명자들에 의한 미합중국 특허원 제363868호에 공개된 형태의 장치를 포함하는 조정 가능하게 코어된 피킹신호 포머(15)에 입력으로 공급된다.

지연 라인의 특성 임피던스를 매치시키는 임피던스에 의해 지연라인(12)의 입력단부가 적절히 종단되고, 지연라인(12)의 출력단부가 반사 효과를 얻기위해 연장됨에 따라서 피킹신호 포머(15)의 신호입력은 지연된 휘도신호(단자 L'로부터)와, 지연되지 않은 휘도신호와 두배 지연된 휘도신호(단자 L로부터)의 합을 포하한다. 휘도신호 성분에 의해 점유되는 스펙트럼내의 선택된 주파수에서 지연라인(12)에 의해 전달되는 지연이 반주기와 동일하게 선택됨에 따라 단자 L, L'의 각 신호차는 수평 성분을 증가시키기 위해 휘도신호에 부가되는 특정의 수평 피킹 신호와 일치한다. 피킹신호 포머(15)는 이와같은 신호차와 일치하는 피킹신호를 형성하며, 신호차는 코어링 제어입력에 공급되는 코어링 심도 제어전위에 의존하는 심도를 축 근처의 코어에 이동시킨다. 상호 반대 위상인 조정가능하게 코어된 피킹신호의 두 버션은 피킹신호 권선틀(15)의 출력으로 발생된다.

피킹신호 포머(15)의 코어된 푸시풀 피킹신호 출력은 이득 제어신호 트랜지스터(14)에 신호입력으로 공급되며, 이 트랜지스터는 피킹제어단자 PC에 인가된 전압에 의하여 이득(혹은 감쇠)이 결정되는 코어된 피킹 신호를 전송한다. 트랜지스터(14)의 푸시풀 출력은 피크된 휘도 신호 증폭기(17)에 인가되는 피크된 휘도신호의 푸시풀 버션을 형성하는 신호 결합장치(16)에서 단자 L'의 지연된 휘도신호에 응답하는 휘도신호 증폭기(13)의 푸시풀 출력과 함께 더해진다. 증폭기(17)는 출력단자 0에서 피크된 푸시풀 휘도신호 입력을 단일단부형으로 변환시키며 출력단자로부터 피크된 휘도신호는 각각 색차 신호와 결합되는 색수신기 행렬회로로 전송된다.

증폭기(17)의 출력은 자동적으로 피킹제어하도록 대역 통과 증폭기(18)의 입력에도 인가된다. 대략 2MHz 주파수를 중심으로한 약 1MHz의 대역폭 통과대역을 나타낼 때 증폭기(18)는 피크검출기(19)의 통과 대역내로 통과하는 피크 휘도신호 성분을 방출하며, 피크검출기는 방출된 성분의 진폭에 비례하는 제어전압을 방출시킨다. 이 제어전압은 단자 PC에 인가되어 상기의 방출된 성분의 진폭 변화를 방해할 정도로 결합장치(16)에 인가되는 피킹신호의 진폭을 제어한다. 이와같은 자동피킹 제어시스템 작동에 관한 상세한 설명과 소자(13),(14),(16),(18),(19)의 기능을 수행시키는(뿐만 아니라 상기 요소와 함께 수동피킹 제어요소를 조합시키는) 개선된 회로의 실시예에 대해서는 1981년 10월 9일 출원된 미합중국 특허원 제310,139호를 참조할 수 있다.

본 발명의 원리에 따르면, 피킹신호 포머(15)의 피킹신호 출력에 대한 코어링 심도는 신호원(11)에 의해 제공되는 휘도신호의 저주파 진폭레벨에 따라서 제어된다. 이러한 목적으로 신호 포머(15)의 코어링 제어 입력단은 코어링 레벨 제어 전압원(20) 출력을 받아들인다. 설명된 바와같이 코어링 레벨 전압원(20)은 휘도 신호원(11)을 수신하도록 결합된 입력과, (선택적 지연소자(22)를 통하여) 제어단자 cc에 결합된 출력을 가지는 저역통과 필터(21)를 포함한다. 동적 코어링 제어를 감지하기 위해 제어 전압원(20)의 출력은 저역통과 필터 출력이 블랙 방향으로 이동하여 코어링 심도를 증가시키고, 저역통과 필터 출력이 화이트 방향으로 이동하여 코어링 심도를 감소시키도록 이동해야 한다. 코어링 심도의 동적 변화에 대한 적절한 타이밍을 위해 전원을 통과하는 제어선로의 총 지연은 신호포머(15)의 지연신호 입력의 지연과 매치해야 한다. 저역통과 필터(21)와 연관된 지연이 지연라인(12)에 의해 전송된 지연과 매치하면 선택적 지연소자(22)는 무시되고 저역통과 필터(21)와 연관된 지연이 이와같은 매칭에 부족하다면 부가적으로 필요한 제어선로 지연은 지연소자(22)에 의해 제공된다.

제 2 도는 "조정가능한 코어링 회로"로 명명된 상기 하워드와 그외 공동 발명자들에 의한 특허출원에 공개된 형태이며, 본 발명의 실시예에 따라 영향을 받는 코어링 심도를 제어하는 조정가능하게 코어된 피킹신호 포머(15)를 상세히 설명한 것이다. 궤한 클램핑이 코어링 제어범위의 원하는 위치에 지정되도록 사용되는 상기의 코어링 레벨 제어 전압원 회로는 "동적으로 제어된 수평 피킹 시스템"으로 명명된 더블류. 이. 핼런에 의한 미합중국 특허원 제373,531호에 공개된다.

제 2 도에 있어서, 피킹 시스템 입력단자 I에 나타나는 휘도신호는 저항기(25)와 직렬 연결된 저지 커패시터(24)를 통하여 지연라인(12)의 입력단자 L에 인가된다. 실시예에 있어서, 지연라인(12)은 휘도신호(예를들면 4.0MHz로 확장됨)에 의해 사용된 주파수 대역에 대해 선형 위상 특성을 나타내는 대역폭 장치이다. 지연라인(12)의 입력단부는 지연라인의 특성 임피던스를 매치하는 임피던스에서 (예를들면 저항기(25)에 의해) 종단되는 반면에 지연라인의 출력단부(단자 L'에서)는 반사효과를 얻기 위해 연장된다. 지연라인(12)의 각 단부에 나타나는 신호는 단자 L'의 지연된 휘도신호와, 단자 L의 지연되지 않은 휘도신호와 두 번 지연된 휘도신호와의 합신호로 이루어진다. 단자 L 및 L'의 각 신호차는 약 3.5MHz에서 발생하는 최대 전압으로 고주파 휘도 요소의 전압을 효과적으로 높임으로써 단자 L 및 L'의 각 신호차는 수평부분을 증가시키는 휘도신호에 더해지는 적절한 수평신호와 일치한다.

차동증폭기(40)는 각각의 차 입력에서 단자 L 및 L'의 신호를 받아들이고, 이러한 피킹신호의 선형증폭채널을 제공한다. 증폭기(40)는 에미터 저항기(46)와 직렬 연결된 NPN 전류원 트랜지스터(45)의 콜렉터-에미터 선로를 통하여 기준전위차(예를들면 접지)점으로 되돌아가는 상호 연결된 에미터 전극을 구비하는 NPN 트랜지스터쌍(41),(43)을 포함한다. 트랜지스터(45)의 베이스 전극은 증폭기(40)의 예상 작동전류를 발생시키는 베이스 전위 공급 정단자(+1.2V)에 연결된다.

단자 L'신호는 NPN 에미터 플로워 트랜지스터(34)의 베이스-에미터 선로와 직렬 결합 저항기(36)를 통하여 트랜지스터(41)의 베이스 전극에 공급된다. 트랜지스터(45)의 베이스 전극은 증폭기(40)의 예상되는 작동전류를 발생시키는 베이스 전위 공급 정단자(+1.2V)에 연결된다.

단자 L'의 신호는 NPN 에미터 폴로워 트랜지스터(34)의 베이스-에미터 선로와 직렬 결합 저항기(36)를 통하여 트랜지스터(41)의 베이스 전극에 공급된다. 트랜지스터(34)의 콜렉터 전극은 작동 전위 공급 정단자(+Vcc)에 직접 연결되는 반면에 트랜지스터(34)의 에미터 전극은 전류원 트랜지스터(35)(+1.2V에 연결되는 베이스와 저항기(35A)를 통하여 접지되는 에미터를 구비함)의 콜렉터-에미터 선로를 통하여 접지된다. 단자 L의 신호는 NPN 에미터 폴로워 트랜지스터(30)의 베이스-에미터 선로와 직접 결합되는 저항기(32)을 통하여 트랜지스터(43)의 베이스전극에 공급된다. 트랜지스터(30)의 콜렉터 전극은 +Vcc 공급 단자에 직접 연결되는 반면에 트랜지스터(30)의 에미터 전극은 전류원 트랜지스터(31)(+1.2V에 연결되는 베이스와 저항기(31A)를 통하여 접지되는 에미터를 구비함)의 콜렉터-에미터 선로를 통하여 접지된다. 상기된 바와같이 각각의 단자 L, L'와 에미터 폴로워 트랜지스터(30),(34)의 베이스 사이가 직접 연결되는 반면에 부가되는 에미터 폴로워(도시안됨)는 각 단자에 나타나는 임피던스를 높이기 위해 각 연결선 사이에 삽입되는 것이 바람직하다.

저항기(38)는 트랜지스터(41),(43)의 베이스 전극과 상호 연결되고, 베이스 전위간의 최대 신호차가 증폭기(40)의 선형 신호 처리범위내에 적용되도록 하는 입력신호의 감쇠도를 나타내는 결합 저항기(36),(32)와 작용한다. 트랜지스터(41),(43)의 각 콜렉터 전극은 앞으로 설명될 제한 증폭기의 출력에 따라서 분할되는 각 부하(도시암됨)에 의해 작용 전위 공급 전단자에 연결된다. 트랜지스터(41),(43)의 각 콜렉터 전류는 피킹신호의 역위상 버션에 따라서 변화한다.

차동 증폭기(50)는 각각의 차동 입력단자 L 및 L'로부터 신호를 받아들이며, 비선형 증폭기 채널에 피킹 신호를 공급하는 제한증폭기의 입력단으로 작용한다. 증폭기(50)는 NPN 전류원 트랜지스터(55)의 콜렉터-에미터 선로를 통하여 접지되는 상호 연결된 에미터 전극을 구비하는 NPN 트랜지스터(51),(53)쌍을 포함한다. 단자 L'의 신호는 에미터 폴로워 트랜지스터(34)의 출력에 나타나고, 직렬 결합 저항기(37)를 통하여 트랜지스터(51)의 베이스 전극에 공급된다. 단자 L의 신호는 에미터 폴로워 트랜지스터(30)의 출력에 나타나며 직렬 결합 저항기(33)를 통하여 트랜지스터(53)의 베이스 전극에 공급된다. 저항기(39)는 트랜지스터(51),(53)의 베이스 전극을 상호 연결시킨다. 저항기(37)(39),(33) 회로에 의해 발생되는 입력신호 감쇠는 선형 저항기회로(36),(38),(32) 의해 발생되는 감쇠보다 작고, 증폭기(50)의 선형 신호 처리 범위를 초과하는 베이스 사이의 최대신호 스윙을 허용한다.

트랜지스터(51),(53)의 콜렉터 전극은 각 부하 저항기(57),(59)에 의해 작동 전위를 공급하는 정단자(+4.0V)에 각각 연결된다. 역상 피킹 신호(클립된 최대 왜곡을 가짐)는 각 부하 저항(57),(59)에 나타난다.

차동 증폭기(60)는 제한 증폭기의 출력단으로 작용하고 피킹 신호를 클립하며, 전류원 트랜지스터(65)의 콜렉터 전극에 연결되는 전극을 구비한 NPN 트랜지스터(61),(63)쌍을 포함한다. 트랜지스터(65)의 에미터 전극은 전류원 트랜지스터(55)의 베이스-에미터 선로를 통하여 접지된다. 트랜지스터(61)의 베이스 전극은 입력단 트랜지스터(51)의 콜렉터 전극과 직접 연결되는 반면에 트랜지스터(63)의 베이스 전극은 입력단 트랜지스터의 콜렉터 전극에 직접 연결된다.

트랜지스터(61)의 콜렉터 전극은 트랜지스터(41),(61)의 총 콜렉터 전류가 코어된 피킹 신호 전류 I'_P를 이루도록 선형 증폭기 트랜지스터(41)의 콜렉터 전극에 직접 연결된다. 트랜지스터(63)의 콜렉터 전극은 트랜지스터(43),(63)의 총 콜렉터 전류가 코어된 피킹신호 전류 I_P(I'_P의 역상 버션)를 이루도록 선형 증폭기 트랜지스터(43)의 콜렉터 전극에 직접 연결시킨다.

저항기(66)는 바이어스 전위차를 공급하는 정단자(3.2V)와 다이오드(67)의 양극 사이에 연결되며, 다이오드의 음극은 제 2 다이오드(68)의 양극에 연결된다. 다이오드(68)의 음극은 접지에 직접 연결되고, 다이오드쌍(67),(68)은 바이어스 전위에 의해 순방향으로 바이어스된다. 다이오드(67)의 양극은 전류원 트랜지스터(65)의 베이스전극에 직접 연결되어서 다이오드쌍(67),(68)에 나타나는 전압은 베이스-에미터 접합을 순방향으로 바이어스 시키는 전류원 트랜지스터(65),(55)의 직렬로 배치되는 베이스-에미터 선로에 인가된다.

NPN 제어 트랜지스터(71)의 콜렉터 전극은 트랜지스터(55)의 베이스 전극에 직접 연결된다. 트랜지스터(71)의 에미터 전극은 접지에 직접 연결되고, 제어 트랜지스터(71)의 콜렉터-에미터 선로는 입력단의 전류원 트랜지스터(55)의 베이스-에미터 선로와 병렬로 배치된다.

코어링 제어 전압 입력단자 cc는 NPN 에미터를 폴로워 트랜지스터(75)(+Vcc 공급단자에 직접 연결되는 콜렉터 전극을 가짐)의 베이스에 연결된다. 트랜지스터(75)의 에미터 전극은 저항기(73)를 통하여 트랜지스터(71)의 베이스 전극과 다이오드(72)의 양극에 연결된다. 다이오드(72)의 음극은 접지에 직접 연결되고, 다이오드(72)는 제어 트랜지스터(71)의 베이스-에미터 선로와 병렬로 배치된다. 단자 cc(코어링 레벨 제어 전압원(20)의 단자)에 인가되는 정 코어링 제어전압은 콜렉터-에미터 선로의 컨덕턴스를 변화시키는 바이어스 트랜지스터(71)를 제어한다. 단자 cc의 가변 코어링 제어전압은 NPN 제어 트랜지스터(69)의 베이스 전극에도 인가된다. 제어 트랜지스터(69)의 에미터 전극은 전류원 트랜지스터(65)의 베이스 전극에 직접 연결된다. 제어 트랜지스터(69)의 콜렉터 전극은 접지에 직접 연결되고, 트랜지스터(69)의 에미터-콜렉터 선로는 다이오드쌍(67),(68)과 병렬로 배치된다.

트랜지스터(71)에 의해 나타나는 분로 임피던스가 감소하면(정 코어링 제어전압의 증가에 의해), 전류원 트랜지스터(55)의 베이스-에미터 전압(V_be)이 감소하고 전류원 트랜지스터(65)의 베이스-에미터 전압이 상보적으로 증가한다. 트랜지스터(71)에 의해 나타나는 분로 임피던스가 증가하면(정 코어링 제어전압의 증가에 의해), 트랜지스터(55)의 베이스-에미터전압 V_be이 증가하고 트랜지스터(65)의 전압 V_be이 상보적으로 감소한다.

코어링 제어 전압변화에 의해서 차동증폭기(50),(60)의 작동전류가 상보적으로 변화하고 따라서 제한 증폭기의 두 종속단의 각 이득이 변화한다.

NPN 제어 트랜지스터(71)에 의해 나타는 직류 임피던스 변화는 다이오드(67),(68)에 나타나는 바이어스 전압에 거의 영향을 미치지 않는다. 따라서 제한증폭기의 총 이득은 각 단의 작동 전류값의 곱에 비례하고, 각단 사이의 이득분배가 변화함으로써 실제로 방해받지 않은채로 남는다. 코어링을 정밀하게 하기 위해서 방해받지 않은 총 이득값은 각 비선형 및 선형 증폭기 채널이 실제로 일치하도록 세트된다.

입력단(50) 이득을 상승시키는 이득분배변화(코어링 제어 전압의 감소에 의해 발생됨)로 인하여 출력단(60)에 의해 클리핑되고, 코어링 레벨을 감소시킨다. 역으로 출력단 이득을 감소시키는 이득분배변화(코어링 제어전압의 증가에 의해 발생됨)는 코어링 레벨을 증가시킨다. 1982년 3월 31일 "코어링 휴지상태를 허용하는 조정 가능한 코어링 회로"로 출원된 알.엘.샨리의 미합중국 특허원 제363,856호에 설명된 바와같이 PNP 제어 트랜지스터(69)는 최대 코어링 레벨과 관련된 코어링 제어 전위 범위의 한계가 결정된다. 코어링 제어단자 cc의 전위가 접지전위 근방으로 떨어질 때 PNP 제어 트랜지스터의 베이스-에미터 접합은 순방향 바이어스로 바뀐다. 단자 cc의 전위가 약 +0.7V 이하이면 트랜지스터(69)는 전도되고, 단자 cc의 전위가 약 +0.5V 이하이면 트랜지스터(69)의 전도도 전류원 트랜지스터(55),(71)는 차단되고 제한증폭기는 작동하지 않게 되어 코어링 작용을 소멸시킨다. 이에 따라서 조정 가능한 코어링 회로는 코어링 레벨 제어범위의 하나의 한계에 대한 O코어링 레벨이 제공된다.

본 발명의 원리를 실제로 적용한 코어링 레벨 제어 전압원(20)의 기능에 대한 실시예는 제 2 도에 도시된 회로에 의해 설명된다. 제 2 도의 코어링 레벨 제어 전압원(20) 입력은 피킹 시스템 입력단자 I에 나타나는 휘도신호를 포함하며, 입력단자 I는 (블랙보다 더욱 블랙인) 편향 동기 펄스 성분이 부의 방향으로 연장되는 이와같은 극성을 가진다. 단자 I의 신호는 브로킹 커패시터(81)와 저항기(82)의 직렬 결합을 통하여 단자 I와 트랜지스터(83)의 베이스전극 사이에 차례로 결합된 커패시터(81)와 저항기(82)를 구비하는 증폭기용 NPN 트랜지스터(83)에 인가된다. 트랜지스터(83)의 에미터 전극은 접지에 직접 연결되고, 반면에 트랜지스터(83)의 콜렉터 전극은 부하저항(84)를 통하여 작동 전위 공급단자 +Vcc에 연결된다.

상기의 콜렉터와 베이스 전극 사이에 직렬로 연결된 한쌍의 저항기(85),(86)와, 저항기(85),(86)의 결합과 직렬로 분로 연결된 커패시터(88)와, 직렬 배치된 저항기(85),(86)의 접합과 접지 사이에 연결된 저항기(87)에 의해 형성되는 브리지 T필터 회로를 통하여 트랜지스터(83)의 콜렉터와 베이스 전극 사이의 궤환이 이루어진다.

궤환 클램핑 작용을 실행시키는 PNP 트랜지스터(90)는 증폭 트랜지스터(83)의 콜렉터 전극에 직접 연결되는 에미터 전극과 커패시터(81)와 저항기(82)의 접합에 직접 연결되는 콜렉터 단자를 가진다. 저항기쌍(91),(93)의 직렬 결합은 분압기를 형성하는 +Vcc단자와 접지 사이에 연결되고, 분압기는 클램핑 트랜지스터(90)의 베이스 전극에 직접 연결되는 저항기(91),(93)의 접합의 기준 직류 전위를 발생시킨다.

상기의 회로는 저역통과 주파수 응답특성을 나타내는 입력 휘도신호용 반전신호 전송장치를 형성하며, 지연라인(12)에 의해 전송되는 지연을 적절히 매치시키는 신호지연을 제공한다. 회로 매개 변수(아래의 목차에 제시됨)에 있어서, 주파수 응답 특성의 고주파 상향전이 주파수는 차단주파수(특성에 있어서 -3dB점)가 약 1.05MHz에서 점진적으로 하강하는 것이 바람직하다.

상기 전원회로(20)의 작동에 있어서, 휘도신호원(상기의 특허출원에 충분히 언급됨)에 영향을 끼치는 신호 스윙 조정의 결과로 커패시터(81)는 단자 I의 직류 레벨 변화에 의해 신호 전송장치를 분리시킨다. 직류 재충전 작용을 동기펄스가 나타날동안 주기적으로 전도되는 클램핑 트랜지스터(90)에 의해 형성된다. 커패시터(81)의 충전은 이러한 전도 주기동안 재조정되고, 상기 주기동안 분압기(93),(91)(분압기로부터 미소하게 분지됨)에 의해 형성되는 기준전위를 결정하는 전위에서 전송장치 출력의 동기펄스 피크를 클램프한다. 기준전위는 블랙 레벨에 응답하여 형성되는 전송장치 출력전위(단자 cc에서)가 예정 코어링 심도(실시예에 있어서 6%)를 나타내도록 선택된다. 저항기(82)의 저항치와 저항기(85),(86)의 저항치 합의 비에 의해 결정되는 신호전송장치의 이득은 단자 cc의 전송장치 출력전위에 대한 블랙-화이트 스윙이 예정 범위에 코어링 심도변화를 발생시키도록 선택된다. 실시예에 있어서, 0코어링 레벨이 70 내지 80단위를 벗어난 화이트 레벨에 이르도록 이득이 선택된다.

제 2 도 시스템의 회로 매개변수의 실시값은 아래와 같다.

저항기(25) ……… 680Ω

저항기(32),(36) ……… 2.4KΩ

저항기(33),(37) ……… 470Ω

저항기(38) ……… 1000Ω

저항기(39) ……… 4.7KΩ

저항기(57),(59),(46) ……… 500Ω

저항기(66) ……… 13.3KΩ

저항기(73) ……… 25KΩ

전위(+Vcc) ……… 11.2V

커패시터(24) ……… 1μF

커패시터(81) ……… 33μF

저항기(82),(31A),(35A) ……… 2KΩ

저항기(85),(86) ……… 5.6KΩ

저항기(84) ……… 1.8KΩ

저항기(89) ……… 3.3KΩ

저항기(91) ……… 3KΩ

저항기(93) ……… 8.2KΩ

커패시터(87) ……… 22μF

커패시터(88) ……… 15pF

Claims (3)

1. 블랙한계와 화이트한계 사이의 휘도변화를 나타내는 휘도신호원(11)을 포함하는 영상 재생 시스템에 있어서, 상기 신호원에 결합되는 발생수단(15)은 상기 휘도신호의 고주파수를 나타내는 신호의 코어버션을 발생시키고 상기의 코어버션은 상기 고주파 표본신호의 선형 전송버션과 상기 고주파 표본신호의 이중 클립버션의 차와 일치하며, 상기 발생수단은 코어링 레벨 제어 입력단자(cc)를 구비하고 상기 코오버션에 의해 발생된 코어링 심도에 따라 발생수단은 상기 입력단자에 인가되는 코어링 레벨 제어전압의 레벨에 의존하며, 상기 휘도신호에 응답하는 수단(20)은 상기 코어링 레벨 제어전압을 발생시키며, 상기 제어전압 발생수단(20)은 상기 전원에 결합된 저역통과 필터를 포함하고 상기 저역통과 필터의 출력은 블랙방향으로 상기 저역통과 필터 출력 이동에 따른 코어링 심도를 증가시키고 화이트 방향으로 상기 저역통과 필터 출력의 이동에 따른 코어링 심도를 감소시키는 정도까지 상기 입력단자에 인가되는 것을 특징으로 하는 다이나믹 코어링 회로.
2. 제 1 항에 있어서, 청구된 바와같은 장치에 있어서, 상기 영상 재생 시스템은 텔레비젼 수신기이고, 상기의 휘도신호원(11)은 비데오 신호이고 상기 다이나믹 코어링 회로는 동적으로 제어된 수평 피킹 시스템을 포함하고 상기 발생수단(15)는 조정 가능하게 코어된 수평 피킹신호 출력을 발생시키는 상기 비데오 신호에 응답하며, 수단(16)은 피크 휘도신호를 발생시키는 상기 전원으로부터 비데오 신호를 구비하는 상기의 조정 가능하게 코어된 수평 피킹신호 출력을 결합하는 것을 특징으로 하는 다이나믹 코어링 회로.
3. 제 2 항에서 청구된 바와같은 장치에 있어서, 상기 발생수단(15)은 상기 전원의 비데오 신호 수신을 위해 결합되고 상기 지연라인의 특성 임피던스를 매치하는 임피던스에서 종단되는 입력단부와 종단되지 않은 출력단부를 가지는 지연라인(12)과, 상기 입력 및 출력단부에 연결되어서 상기 지연라인의 상기 입력 및 출력단부에 나타나는 신호간의 차를 선형적으로 증폭하는 수단(40)과, 상기 입력 및 출력단부에 결합되어서 상기 신호차를 비선형적으로 증폭시키고 상기 제어 시스템에 나타나는 전위에 따라서 변화하는 상기 단 사이의 이득을 분배하는 다수의 종속 증폭단을 구비하는 제한 증폭기(50),(60)를 포함하는 것을 특징로 하는 다이나믹 코어링 회로.

Images