KR910004051B1

KR910004051B1 - Sound generating circuit with frequency changing circuit

Info

Publication number: KR910004051B1
Application number: KR1019870002503A
Authority: KR
Inventors: 김용훈; 조원정; 안현승
Original assignee: 삼성반도체통신 주식회사; 강진구
Priority date: 1987-03-19
Filing date: 1987-03-19
Publication date: 1991-06-22
Also published as: KR880011727A

Abstract

The sound generator provides the synthetic sound by reading the ROM data corresponding to the input key and outputing the signal corresponding to the frequency sequentially. The generator comprises an oscillator (10) providing the reference frequency, a divider (20) dividing the reference frequency, a key encoder (30) encoding the input key, a circuit (40) determining the reference time, and a frequency adjuster (50) reading the ROM data corresponding to the input key.

Description

Sound generation circuit using frequency simple variable circuit

제 1 도는 본 발명을 포함하여 구성한 음 발생회로의 개략도.1 is a schematic diagram of a sound generating circuit including the present invention.

제 2 도는 본 발명인 주파수 단순 가변회로의 구성 개략도.2 is a configuration diagram of a frequency simple variable circuit of the present invention.

제 3 도는 제 2 도의 주파수 가변기의 상세회로도.3 is a detailed circuit diagram of the frequency variabler of FIG.

제 4 도는 임의의 자연음 파형을 시간축상으로 도시한 도면.4 shows an arbitrary natural sound waveform on a time axis;

제 5 도는 기본시간 단위로 순차적으로 가변분주된 주파수가 자연음으로 합성되는 것을 도시한 도면이다.FIG. 5 is a diagram illustrating that frequency divisions that are sequentially variable in basic time units are synthesized into natural sounds.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

51 : 어드레스 카운터 52 : 롬51: address counter 52: ROM

53 : 주파수 가변기 F0-F6 : 플립플롭53: frequency variable F0-F6: flip-flop

G1-G8 : 논리게이트G1-G8: Logic Gate

본 발명은 주파수 단순 가변회로를 이용하여 자연음을 발생시키는 음 발생회로에 관한 것이다.The present invention relates to a sound generating circuit for generating a natural sound using a frequency simple variable circuit.

종래의 음 발생장치는 음색필터를 사용하여 원하는 파형을 만들었기 때문에 이로 인해 회로 구성이 복잡하였고, 또한 음색필터가 고가이므로 원가상승요인이 되는 결점이 있었다.In the conventional sound generator, since the desired waveform is produced using the tone filter, the circuit configuration is complicated, and the tone filter is expensive, which causes a cost increase factor.

따라서, 본 발명은 상기한 결점을 해결하기 위해 안출된 것으로, 입력키에 따라 롬(ROM)에서 자연음에 대응하는 데이터(자연음을 구성하는 다수의 주파수)를 독출하여서 기본단위시간동안 주파수에 대응하는 신호를 순차적으로 출력하므로써 원하는 자연음을 발생시키는 음 발생회로를 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned shortcomings, and by reading the data corresponding to the natural sound (multiple frequencies constituting the natural sound) from the ROM according to the input key, The present invention provides a sound generating circuit for generating a desired natural sound by sequentially outputting signals corresponding to.

이하 첨부도면에 의거하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제 1 도는 본 발명인 주파수 단순 가변회로를 포함하여 구성한 음 발생회로의 개략도이다.1 is a schematic diagram of a sound generating circuit including the frequency simple variable circuit of the present invention.

제 1 도에 있어서, 음 발생회로는 키인코더(Key Encoder) (30)와 발진회로(10) 및 분주회로(20) 그리고 기본단위시간 결정회로(40)와 주파수 단순 가변회로(50) 및 출력회로(60)로 구성된다. 상기한 발진회로(10)에서 자연음을 낼 수 있는 주파수를 출력하여 분주회로(20)에 인가되고, 분주회로(20)는 입력주파수를 적절하게 분주하여 기본단위시간을 결정하는 기본단위시간결정회로(40)와 주파수 단순 가변회로(50)의 클럭단자에 인가되게 하여 동기시키며, 상기한 기본단위시간결정회로(40)는 키인코더(30)에서 늘려진 키에 대응하는 인코딩신호를 인가하여서 키에 맞는 자연음을 발생시키기 위한 기본단위시간을 결정한다.In FIG. 1, the sound generating circuit includes a key encoder 30, an oscillating circuit 10, a frequency divider circuit 20, a basic unit time determining circuit 40, a frequency simple variable circuit 50, and an output. It consists of a circuit 60. The oscillation circuit 10 outputs a frequency capable of producing natural sound and is applied to the frequency divider circuit 20. The frequency divider circuit 20 divides the input frequency appropriately to determine the basic unit time. It is applied to the clock terminal of the circuit 40 and the frequency simple variable circuit 50 to synchronize. The basic unit time determination circuit 40 applies an encoding signal corresponding to the extended key from the key encoder 30 Decides the basic unit time to generate natural sound suitable for the height.

그리고, 늘려진 키입력에 따라 상기 주파수 단순 가변회로내의 롬에 저장된 데이터가 출력되어서 주파수 단순 가변회로(50)를 프리세트시키고, 기본단위시간결정회로(50)의 출력신호가 주파수 단순 가변회로(50)의 어드레스 카운터의 클럭단자에 인가되며, 이 주파수 단순 가변회로(50)는 키입력에 따른 롬의 데이터를 인가하여 클럭을 분주한 주파수를 발생시키도록 구성되어 있다.Then, the data stored in the ROM in the frequency simple variable circuit is output according to the increased key input to preset the frequency simple variable circuit 50, and the output signal of the basic unit time determining circuit 50 is converted into a frequency simple variable circuit ( The frequency simple variable circuit 50 is applied to a clock terminal of an address counter of 50), and is configured to generate a frequency divided by a clock by applying data of a ROM according to a key input.

이와 같은 음 발생회로에 있어서, 주파수 단순 가변회로(50)는 제 2도와 같이 어드레스 카운터(51)와 롬(52) 및 주파수가변기(53)로 구성되는데, 상기한 기본단위시간결정회로(40)에서 출력되는 기본단위시간(▲t)은 주파수 단순 가변회로(50)내의 어드레스 카운터의 클럭으로서 인가된다. 이를상세히 설명하면 제 2도와 같이 롬(52)에는 다수의 자연음에 대한 주파수 정보가 포함되어 있고, 각각의 자연음이 예를들면 32개의 주파수 성분으로 구성될 때 각각의 주파수 성분은 1워드(1워드는 7비트)로서 롬내에 저장된다.In such a sound generating circuit, the frequency simple variable circuit 50 is composed of an address counter 51, a ROM 52, and a frequency variabler 53 as shown in FIG. 2, and the basic unit time determining circuit 40 described above. ) Is output as the clock of the address counter in the frequency simple variable circuit 50. In detail, the ROM 52 includes frequency information of a plurality of natural sounds, as shown in FIG. 2, and when each natural sound is composed of, for example, 32 frequency components, each frequency component has one word ( One word is stored in the ROM as 7 bits).

한편, 키인코더(30)의 키의 수가 8개, 즉 8개의 서로 다른 자연음을 얻기 위해 구성될 때 롬은 8개의 블록(1블록은 32개의 워드로 구성)으로 구성되고(도시없음) 키인코더는 키 입력에 따라 상기 블록중 어느 하나를 선택한다.On the other hand, when the number of keys of the key encoder 30 is configured to obtain eight, i.e., eight different natural sounds, the ROM is composed of eight blocks (one block is composed of 32 words) (not shown). The encoder selects one of the blocks according to the key input.

선택된 각 블록은 32개의 워드가 포함되므로 32개는 순차적으로 독출될 때 주파수 단순 가변회로(50)내의 어드레스 카운터에 의해 순차적으로 지정되고 카운터 계수변이는 기본단위시간(▲t)에 의존된다. 즉, 기본단위시간(▲t)은 어드레스 카운터(51)의 클럭으로서 인가되는 것이다. 그리고 상기 일례를 든 8개의 자연음은 서로 다른 '▲t'를 갖기 때문에 롬 내의 블록을 구성하는 32개의 워드는 독출되는 시간이 서로 다르게 되고 이것은 자연음이 갖는 특성을 이루는 기본요소가 된다.Since each selected block contains 32 words, 32 are sequentially designated by the address counter in the frequency simple variable circuit 50 when they are sequentially read out, and the counter count variation depends on the basic unit time (t). That is, the basic unit time ▲ t is applied as the clock of the address counter 51. Since the eight natural sounds of the above example have different 't', the 32 words constituting the block in the ROM are different from each other in reading time, which is a basic element of the characteristics of the natural sound.

그리고 상기 '▲t'의 결정은 키인코더(30)의 입력에 따라 '▲t'가 결정되도록 제 3 도와 같이 구성될 수 있으며 또는 PLA(programable logic array)등으로 구성되어 키입력에 따른 '▲t'가 서로 상응하여 결정되어 출력되도록 한다.In addition, the determination of '▲ t' may be configured as a third degree such that '▲ t' is determined according to the input of the key encoder 30, or may be configured as a PLA (programmable logic array) or the like. Let t 'be determined and output corresponding to each other.

상기한 롬(52)은 자연음에 대응하는 주파수 데이터를 저장하고 있어서 키에 대응하여 선택된 자연음에 대한 주파수가 저장된 장소를 억세스하도록 키인코더(30)에서 출력되는 어드레스에 의해 지정된 데이터를 출력하고, 이 데이터는 주파수가변기(53)에 인가된다.The ROM 52 stores frequency data corresponding to a natural sound, and outputs data designated by an address output from the key encoder 30 to access a place where a frequency for the natural sound selected according to the key is stored. This data is applied to the frequency converter 53.

본 발명의 핵심기술은 주파수가변기(53)인데, 이는 상기한 분주회로(20)에서 출력되는 125KHz의 주파수를 클럭으로 사용하고 또한 롬(52)에서 출력되는 데이터를 인가하여서 기본단위시간(▲t)동안 클럭(CLK)을 주파수 가변기의 분주수(N)로 분주하여 출력시킨다. 이때 분주하는 이유의 이해를 돕기위해 상세히 설명하면 다음과 같다.The core technology of the present invention is a frequency variable 53, which uses a frequency of 125 KHz output from the division circuit 20 as a clock and applies data output from the ROM 52 to provide a basic unit time (▲). During t), the clock CLK is divided and outputted by the frequency division frequency N of the frequency variabler. In this case, the following description will be given in detail to help understand why the bus is busy.

상기 기술한 바와 같이 롬내에는 자연음을 구성하는 주파수 성분이 데이터로서 기억되어 있는데, 분주회로(20)의 주파수, 즉 125KHz를 분석된 주파수로 나누값인 데이터가 기억된다. 일례로 주파수 성분이 1.25KHz인 것이 분석되었을 때 롬내에 저장되는 값은 10(10진수), 즉 OA(16진수)값이 데이터로서 기억된다. 그러면 이 데이터는 원래의 값인 1.25KHz로서 출력되어야 하므로 분주회로(20)의 주파수인 125KHz를 상기 10(10진수)으로 나눈값이 된다. 따라서 롬의 데이터만큼 클럭을 분주할 회로가 요망된다. 이 회로는 제3도에 나타낸 주파수 가변기(53)이며, 이와 같은 원리로 계속해서 롬(52)의 독출된 데이터의 다음 번지에 데이터를 인가하여 분주한 다음 즉, 주파수를 가변시킨 다음에 기본단위 시간동안 출력하므로써 원하는 자연음을 낼 수 있는 주파수가 순차적으로 출력된다.As described above, the frequency component constituting the natural sound is stored as data in the ROM, but the data obtained by dividing the frequency of the frequency division circuit 20, that is, 125 KHz by the analyzed frequency is stored. For example, when it is analyzed that the frequency component is 1.25 KHz, the value stored in the ROM is 10 (decimal), that is, OA (hexadecimal) value is stored as data. This data should be output as 1.25 KHz, which is the original value, so that 125 KHz, the frequency of the frequency divider circuit 20, is divided by 10 (decimal). Therefore, a circuit for dividing the clock by the data of the ROM is desired. This circuit is the frequency variable 53 shown in FIG. 3, and based on this principle, the data is continuously dispensed by applying the data to the next address of the read data of the ROM 52, that is, the frequency is changed, and then the basic value is changed. By outputting for the unit time, the frequencies that can produce the desired natural sound are sequentially output.

상기한 주파수가변기(53)를 제 3 도 내지 제 5 도에 의거하여 더욱 상세히 설명한다.The frequency converter 53 will be described in more detail with reference to FIGS. 3 to 5.

제 3 도는 주파수가변기의 상세회로도로서, 직렬연결된 다수의 플립플롭(F0-F6)으로 구성되는데, 이 플립플롭은 제어단자(C')가 하이일 때 두 입력중 'I1'을 받아 들이며, 제어단자(C')가 로우이면 '12'을 받아들여 출력시키는 플립플롭이다. 또한 플립플롭의 출력은 다음단의 입력(I1)에 연결되는 각각의 데이터(P0-P6)가 클럭

에 의해 프리세트시킨 데이터 수만큼 분주되도록 플립플롭(F0-F6)이 직렬 접속된다.3 is a detailed circuit diagram of a frequency variabler, and is composed of a plurality of flip-flops (F0-F6) connected in series. The flip-flop receives' I1 'of two inputs when the control terminal C' is high. If the control terminal (C ') is low, it is a flip-flop that accepts and outputs'12'. In addition, the output of the flip-flop is clocked at each data P0-P6 connected to the input I1 of the next stage.

The flip-flops F0-F6 are connected in series so as to divide by the number of preset data.

상기한 각 플립플롭(F0-F6)에 있어서, 입력단(I2)에는 롬(52)에서 출력되는 데이터 즉, 프리세트신호(P0-P6)가 각각 인가되고, 각 플립플롭(F0-F6)의 클럭(

에는 분주회로(20)의 출력 클럭이 반전게이트(G1)를 통한 반전신호와 버퍼용으로 이용되는 직렬연결된 반전게이트(G2,G3)를 통한 신호로 바뀌어서 각각 인가되며, 플립플롭(F0)의 입력단자(I1)에는 순차적으로 직렬연결된 플립플롭(F0-F6)중 플립플롭(F5,F6)의 두 출력신호가 익스클루시브 오아게이트(G4)를 통해 인가되게 연결한다.In each of the above-mentioned flip-flops F0-F6, data output from the ROM 52, that is, a preset signal P0-P6, is respectively applied to the input terminal I2, and each of the flip-flops F0-F6 Clock (

The output clock of the frequency dividing circuit 20 is converted into an inverted signal through the inverted gate G1 and a signal through a series connected inverted gates G2 and G3 used for the buffer, respectively, and is applied to the input of the flip-flop F0. Two output signals of the flip-flops F5 and F6 are sequentially connected to the terminal I1 through the exclusive orifice G4.

그리고, 상기한 플립플롭(F1-F6)의 각 출력신호가 인가되는 노아게이트(G5)의 출력신호는 음발생에 응하는 주파수로서 반전게이트(G6)를 통해 각 플립플롭(F0-F6)의 제어단자(C')에 인가되고 또한 버퍼용 반전게이트(G7,G8)를 순차로 통해서 각 플립플롭의 제어단자

에 인가된다.The output signal of the NOR gate G5 to which the respective output signals of the flip-flops F1 to F6 are applied is a frequency corresponding to sound generation, and the output signal of each flip-flop F0 to F6 is inverted through the inversion gate G6. The control terminal of each flip-flop is applied to the control terminal C 'and sequentially passes through the buffer inverting gates G7 and G8.

Is applied to.

이와 같이 구성되는 주파수가변기는, 주파수가변기(53)의 출력단(OUT)신호가 하이일 때 각 플립플롭(F0-F6)은 프리세트되는 롬(52)의 데이터를 입력하고, 이 데이터는 플립플롭의 출력을 통해 노아게이트(G5)의 입력에 인가되어 이에 따라 출력단(OUT)의 펄스가 로우로 변하면서 반전게이트(G6)에 의해 각 플립플롭(F0-F6)은 각 입력단(I1)을 통해서 신호가 인가되어 분주가 시작되며, 각 플립플롭(F0-F6)의 출력신호가 "1000000"이 될 때까지 분주된다.The frequency variabler configured as described above inputs data of the ROM 52 in which each flip-flop F0-F6 is preset when the output terminal OUT signal of the frequency variable 53 is high. The output of the flip-flop is applied to the input of the NOA gate G5, and accordingly, the pulse of the output terminal OUT turns low, and each flip-flop F0-F6 is connected to each input terminal I1 by the inversion gate G6. The signal is applied through to start the division, and the division is performed until the output signal of each flip-flop F0-F6 becomes "1000000".

이때, 노아게이트(G5)의 출력단에는 하이레벨의 신호가 출력되기 때문에 각 플립플롭(F0-F6)은 롬(52)에서 출력되는 데이터(P0-P6)에 의해 프리세트된다.At this time, since the high level signal is output to the output terminal of the noar gate G5, each flip-flop F0-F6 is preset by the data P0-P6 output from the ROM 52.

따라서, 주파수 가변기는 기본단위시간(▲t)을 기준으로 반복하는데, 롬(52)에 저장된 데이터에 따라 기본단위시간을 기준으로 주파수가 순차적으로 만들어져서 이 신호를 시간축상으로 나타내면 제5도와 같이 자연음이 발생된다.Accordingly, the frequency variable repeater is based on the basic unit time (t), and the frequency is sequentially generated based on the basic unit time according to the data stored in the ROM 52, and this signal is represented on the time axis as shown in FIG. Natural sound is produced.

즉, 제 5 도에서 롬(52)의 데이터에 따라 기본단위시간(▲t)을 기준으로 순차적으로 발생된 주파수를 f1, f2…fn라 하면 이 주파수가 시간축상으로 나타낼 때 자연음이 합성된다.That is, in FIG. 5, the frequencies sequentially generated based on the basic unit time ▲ t according to the data of the ROM 52 are denoted by f1, f2... fn is a natural sound when this frequency is represented on the time axis.

제 4 도는 임의의 자연음의 파형을 시간축상으로 나타낸 것으로, 키입력에 따라 기본단위시간이 결정되면 기본시간(▲t)을 기준으로 주파수 가변기에서는 원하는 주파수를 출력하고, 이에 따라 원하는 자연음의 주파수와 주파수가 변하는 시간을 알면 쉽게 자연음을 낼 수 있다.4 shows a waveform of an arbitrary natural sound on the time axis. When the basic unit time is determined according to a key input, the frequency variable outputs a desired frequency based on the basic time (▲ t). Knowing the frequency and the time the frequency changes, you can easily make a natural sound.

이상과 같이 본 발명에 의하면 간단한 주파수 단순가변기를 이용하여 키에 따라 원하는 자연음을 낼 수 있어, 회로구성이 단일해지고, 또한 원가를 절감시킬 수 있다.As described above, according to the present invention, it is possible to produce a desired natural sound according to the key by using a simple frequency simple variable frequency converter, and thus the circuit configuration can be unified and the cost can be reduced.

Claims

A frequency division circuit 20 for generating a main clock of the sound generation circuit from the oscillation circuit 10, a key encoder 30 for selecting natural sound, and a signal of the key encoder to a natural sound selected in response to a key input. A basic unit time determining circuit 40 for outputting a basic unit time (t) and a signal of the key encoder 30 and a basic unit time (t). In the sound generating circuit which divides and generates sound to the output circuit 60, the frequency simple variable circuit 50 sequentially designates the ROM 52 having a frequency corresponding to the natural sound and the data of the ROM. An input of an address counter 51 receiving the basic unit time ▲ t as a clock and a flip-flop F0-F6 connected in series with an input I1 and an output Q by receiving data of the ROM 52; Applied to (I2), respectively, and the clock of the frequency divider circuit 20 is clocked of the flip-flop.

Is applied through the inversion gates G1 and G2 and G3, and the output of the flip-flop F1-F6 is output through the noah gate G5, and the output of the gate is the inversion gates G6 and G7 and G8. Control terminal of each flip-flop

And a frequency gate 53 configured to connect the outputs of the flip-flops F5 and F6 to the input I1 of the flip-flop F0 via the exclusive oar gate G5. Sound generation circuit using a frequency simple variable circuit.