Claims (3)
연속적인 n비트 워드가 워드 바이 워드로 구성된 비트 시퀀스를 직렬 형태로부터 병렬 형태로 변환하는 회로 장치에 있어서, 입력 비트 시퀀스를 임의의 클록 위상을 가진 n비트의 비트군(B1)으로 변환하는 직렬-병렬 변환기(1)와; 입력 비트 시퀀스의 워드 경계를 검출하고 워드경계를 직렬-병렬 변환기(1)의 클록 위상과 비교하여 직렬-병렬 변환기(1)의 동기화 오프렛을 나타내는 제어신호(S)를 발생하는 동기회로(2)와; 직렬-병렬 변환기(1)로부터 출력된 n비트의 비트군(B1)을 워드 바이 워드로 재배열하고 내포된 n비트 워드(W1)를 제어신호(S)의 제어하에 병렬 형태로 전송하는 회로(3,4,5)를 구비한 것을 특징으로 하는 직렬-병렬 변환장치.A circuit arrangement for converting a bit sequence consisting of a word by word from a serial form to a parallel form, in which a consecutive n-bit word converts the input bit sequence into an n-bit group B 1 having an arbitrary clock phase. A parallel converter 1; A synchronization circuit 2 for detecting the word boundary of the input bit sequence and comparing the word boundary with the clock phase of the serial-to-parallel converter 1 to generate a control signal S representing the synchronization outlet of the serial-to-parallel converter 1 )Wow; Rearrange the n-bit group B 1 output from the serial-to-parallel converter 1 into a word-by-word and transmit the nested n-bit word W 1 in parallel form under the control of the control signal S. Series-parallel converter, characterized in that it comprises a circuit (3,4,5).
제1항에 있어서, 직렬-병렬 변환기(1)로부터 출력된 n비트의 비트군(B1)을 재배열하는 상기 회로(3,4,5)가, 직렬-병렬 변환기(1)에 의해 전송된 2개의 연속적인 n비트의 비트군(B1) 각각으로부터, 직렬-병렬 변환기(1)에 의해 전송된 2개의 연속적인 n비트의 비트군(B1,B2)중 제2비트군(B2)의 비트를 제1비트군(B1)의 비트에 병렬로 가산하여 하나의 2n비트의 비트군(BB1)을 형성하는 보조회로(3,4)와 각각의 2n의 각각의 2n비트의 비트군(BB1)이 병렬로 전송되고 서로 나란하게 배치된 n개의 입력중 주어진 부분을 제어신호(S)의 제어하에 그 n개의 출력측으로 절환하는 2n 입력-n출력 선택 회로(5)를 구비한 것을 특징으로 하는 직렬-병렬 변환장치.The circuit (3, 4, 5) according to claim 1, wherein the circuits (3, 4, 5) for rearranging the n-bit group (B 1 ) output from the serial-to-parallel converter (1) are transmitted by the serial-to-parallel converter (1). 2 from successive n each bit group (B 1) of the bit, serial-to-second bit of the bits in the two successive n-bit sent by the parallel converter (1) (B 1, B 2) group ( 2 B) bits of the first bit group (B 1) by adding, in parallel with the bit one 2n-bit bit group (BB 1) to the formation of the secondary circuit (3, 4) and each 2 n in each of which the A 2n input-n output selection circuit for transferring a given portion of n inputs in which 2 n bit groups BB 1 are transmitted in parallel and arranged next to each other to the n output sides under control of the control signal S ( 5) a series-parallel converter.
제2항에 있어서, 2n비트의 비트군(BB1)을 형성하는 상기 보조 회로(3,4)가, 직렬-병렬 변환기(1)에 의해 병렬 형태로 전송된 n비트의 비트군(B1) 각각을 직렬-병렬 변환기(1)의 동작신호(OC)의1주기와 동일한 지연을 가지고 n개의 병렬 출력(6)에서 전송시키는 지연회로(3)와, 직렬-병렬 변환기(1)에 의해 병렬 형태로 전송된 비트의 비트군(B1) 각각을 지연 없이 지연시키는 버스(4)를 구비하고, 상기 보조회로(3,4)의 2n개의 모든출력(6,4)은 제1부분에서 직렬-병렬 변환기(1)에 의해 병렬 형태로 전송된 2개의 연속적인 비트의 비트군(B1)중 제1비트군을, 제2부분에서 상기 2개의 연속적인 n비트의 비트군 중 제2비트군을 출력하는 것을 특징으로 하는 직렬-병렬 변환장치.The n-bit group B 1 according to claim 2, wherein the auxiliary circuits 3 and 4 forming the 2n-bit group BB 1 are transmitted in parallel by the serial-to-parallel converter 1. ) By a delay circuit (3) and a serial-to-parallel converter (1), each of which is transmitted at n parallel outputs (6) with a delay equal to one period of the operation signal (OC) of the serial-to-parallel converter (1). A bus 4 for delaying each of the bit groups B 1 of bits transmitted in parallel without delay, wherein all 2n outputs 6, 4 of the auxiliary circuits 3, 4 are A first bit group of two consecutive bit groups B 1 transmitted in parallel by the serial-to-parallel converter 1, and a second of the two consecutive n bit groups in a second part; And a serial-to-parallel converter for outputting a group of bits.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.