KR910003653Y1 - High voltage stabilization circuit - Google Patents

High voltage stabilization circuit Download PDF

Info

Publication number
KR910003653Y1
KR910003653Y1 KR2019860011300U KR860011300U KR910003653Y1 KR 910003653 Y1 KR910003653 Y1 KR 910003653Y1 KR 2019860011300 U KR2019860011300 U KR 2019860011300U KR 860011300 U KR860011300 U KR 860011300U KR 910003653 Y1 KR910003653 Y1 KR 910003653Y1
Authority
KR
South Korea
Prior art keywords
high pressure
transistor
output
unit
high voltage
Prior art date
Application number
KR2019860011300U
Other languages
Korean (ko)
Other versions
KR880003600U (en
Inventor
김원기
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019860011300U priority Critical patent/KR910003653Y1/en
Publication of KR880003600U publication Critical patent/KR880003600U/en
Application granted granted Critical
Publication of KR910003653Y1 publication Critical patent/KR910003653Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages

Abstract

내용 없음.No content.

Description

고압안정화 회로High pressure stabilization circuit

본 고안의 회로도.Circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

5 : 수평출력부 10 : 검출부5: horizontal output unit 10: detection unit

15 : 비교부 20 : 고압제어부15: comparison unit 20: high pressure control unit

Q1, Q2: 트랜지스터 OP : 오피앰프Q 1 , Q 2 : Transistor OP: Op amp

FBT : 플라이백트랜스 D1∼D4: 다이오드FBT: flyback transformer D 1 to D 4 : diode

ZD1: 제너다이오드 C1∼C6: 콘덴서ZD 1 : Zener Diodes C 1 to C 6 : Condenser

R1∼R7: 저항R 1 to R 7 : resistance

본 고안은 비임 전류에 대한 브라운관의 고압을 일정하게 유지시켜 화면의 밝기가 변하여도 항상 일정한 크기의 화면을 얻을 수 있도록 한 고압 안정화 회로에 관한 것이다.The present invention relates to a high-pressure stabilization circuit that maintains a high pressure of the CRT against a beam current so that a constant size screen is always obtained even when the brightness of the screen changes.

일반적으로 브라운관의 화면 밝기는 고압과 비임 전류에 비례하게 되는데 화면이 밝게 되면 비임 전류가 많이 흐르게 되고 고압이 낮아져서 화면의 크기가 커지게 되며 이와는 반대로 화면이 어두운 상태에서는 고압이 높아지게 된다.In general, the screen brightness of the CRT is proportional to the high pressure and the beam current. When the screen is bright, the beam current flows a lot and the high pressure decreases to increase the size of the screen.

또한 명암의 변화가 큰 화면에서는 고압이 부분적으로 급변하게 되어 화면 왜곡의 원인이 되는 것이었다.In addition, in the case of a screen with a large change in contrast, the high pressure is partially changed, which causes the distortion of the screen.

본 고안은 이와 같은 점을 감안하여 비임 전류에 대한 브라운관의 고압을 일정하게 유지시킴으로써 항상 일정한 크기의 화면을 얻을 수 있도록 한 고압 안정화 회로로써 수평출력부의 플라이백 트랜스의 고압측에서 분할된 전압을 검출부를 통하여 비교부에 인가시킴으로써 고압제어부에서 공진 콘덴서를 통하여 수평 출력부의 고압을 제어해주도록 한 것이다.In view of the above, the present invention is a high-pressure stabilization circuit that obtains a constant size screen by maintaining a constant high pressure of a CRT against a beam current, and thus detects a divided voltage on the high-pressure side of a flyback transformer of a horizontal output unit. The high voltage controller controls the high pressure of the horizontal output unit through the resonant capacitor by applying the comparator to the comparator.

이를 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.

수평싱크(H.S)가 트랜지스터(Q1)의 베이스에 인가되고 트랜지스터(Q1)의 콜렉터에는 다이오드(D1)를 통하여 전원(B+)이 인가되는 플라이백 트랜스(FBT)를 연결하고 플라이백 트랜스(FBT)의 2차측에는 저항(R1)과 콘덴서(C6)를 연결함과 동시에 역방향 저지용 다이오드(D4)를 연결하여 수평출력부(5)를 구성한다.Horizontal sync (HS) is applied and through the collector is a diode (D 1) of the transistor (Q 1) power supply (B +) connected to a flyback transformer (FBT) is applied to the base of the transistor (Q 1) and a flyback On the secondary side of the transformer FBT, a resistor R 1 and a capacitor C 6 are connected to each other, and a reverse output diode D 4 is connected to form a horizontal output unit 5.

그리고 다이오드(D1)를 거쳐 브라운관(CRT)에 인가되는 플라이백 트랜스(FBT)의 출력이 검출부(10)의 저항(R6)(R7)으로 분배된 후 비교부(15)의 오피앰프(OP1)의 일측단자(-)에 인가되게 구성한다.The output of the flyback transformer FBT applied to the CRT via the diode D 1 is distributed to the resistors R 6 and R 7 of the detector 10, and then the op amp of the comparator 15. It is configured to be applied to one terminal (-) of (OP 1 ).

또한 오피앰프(OP1)의 타측단자(+)에는 전원(Vcc)이 저항(R5)과 일정전압 유지용 제어다이오드(ZD1) 및 콘덴서(C5)를 통하여 인가되게 구성하고 오피앰프(OP1)의 출력은 저항(R3)을 통하여 트랜지스터(Q2)의 베이스에 인가됨과 동시에 저항(R4)을 통하여 오피앰프(OP1)의 일측단자(-)에 인가되게 구성한다.In addition, the other terminal (+) of the op amp (OP 1 ) is configured such that the power supply (Vcc) is applied through a resistor (R 5 ), a control diode (ZD 1 ) and a capacitor (C 5 ) for maintaining a constant voltage. The output of OP 1 is configured to be applied to the base of transistor Q 2 through resistor R 3 and to one terminal (−) of op amp OP 1 through resistor R 4 .

그리고 트랜지스터(Q2)의 에미터측에 콘덴서(C4)와 저항(R2)을 연결하고 콜렉터측에는 콘덴서(C2)(C3)와 다이오드(D2)(D3)를 연결하여 고압제어부(20)를 구성한 후 고압제어부(20)의 제어 출력이 공진콘덴서(C1)를 통하여 수평출력부(5)에 인가되게 구성한 것이다.The capacitor (C 4 ) and the resistor (R 2 ) are connected to the emitter side of the transistor (Q 2 ), and the capacitor (C 2 ) (C 3 ) and the diode (D 2 ) (D 3 ) are connected to the collector side. After the configuration 20, the control output of the high pressure control unit 20 is configured to be applied to the horizontal output unit 5 through the resonant capacitor C 1 .

이와 같이 구성된 본 고안은 수평싱크(HS)가 인가되는 트랜지스터(Q1)콜렉터측에 연결된 플라이백 트랜스(FBT)의 2차측 출력이 역방향 저지용 다이오드(D4)를 통하여 브라운관(CRT)에 인가되는 고압 회로에 있어서 플라이백 트랜스(FBT)의 2차측 고압을 안정시켜야만 브라운관(CRT)에서 디스플레이 되는 화면이 안정되는 것이다.According to the present invention, the secondary output of the flyback transformer (FBT) connected to the transistor (Q 1 ) collector side to which the horizontal sink (HS) is applied is applied to the CRT through the reverse blocking diode (D 4 ). In the high voltage circuit, only the secondary high pressure of the flyback transformer (FBT) must be stabilized so that the screen displayed on the CRT can be stabilized.

이를 위해서 플라이백 트랜스(FBT)의 2차측 고압을 검출부(10)의 저항(R6)(R7)으로 분배한 후 오피앰프(OP1)의 일측단자(-)에 인가시켜 타측단자(+)로 저항(R5)과 콘덴서(C5)및 제어다이오드(ZD1)를 통하여 인가되는 기준 전압과 비교하게 된다.To this end, the secondary high pressure of the flyback transformer (FBT) is distributed to the resistors R 6 and R 7 of the detector 10 and applied to one terminal (-) of the op amp (OP 1 ) to the other terminal (+). ) Is compared with the reference voltage applied through resistor R 5 , capacitor C 5 and control diode ZD 1 .

따라서 오피앰프(OP1)의 일측단자(-)로 인가되는 고압이 상승하게 되면 오피앰프(OP1)의 출력은 로우레벨이 출력되도 고압이 하강하면 오피앰프(OP1)의 출력이 하이 레벨이 된다.Therefore, the operational amplifier terminal side of the (OP 1) (-) if When the high pressure rises is applied to the output of the operational amplifier (OP 1) is a high pressure is lowered so that the lever is a low-level output operational amplifier output at a high level of (OP 1) Becomes

그리고 오피앰프(OP1)의 출력이 저항(R3)을 통하여 트랜지스터(Q2)의 베이스에 인가되나 오피앰프(OP1)의 출력에 따라 트랜지스터(Q1)의 구동이 제어되게 된다.The output of the op amp OP 1 is applied to the base of the transistor Q 2 through the resistor R 3 , but the driving of the transistor Q 1 is controlled according to the output of the op amp OP 1 .

그러므로 트랜지스터(Q2)의 에미터에 연결된 콘덴서(C4)와 저항(R2)에 의한 충, 방전 시간을 결정해 주어 결과적으로 고압제어부(20)에 의하여 트랜지스터(Q1)의 콜렉터에 걸리는 전원을 변화시키게 된다.Therefore, the charge and discharge times of the capacitor C4 and the resistor R 2 connected to the emitter of the transistor Q 2 are determined, and as a result, the power applied to the collector of the transistor Q 1 by the high voltage controller 20 is determined. Will change.

트랜지스터(Q1)의 콜렉터 전위 변화는 곧 플라이백 트랜스(FBT)의 출력 전위의 변화를 뜻하게 되며 결국에는 플리이백 트랜스(FBT)의 2차측 고압이 궤환되어 항상 안정된 고압을 출력시키게 되는 것이다.The change in the collector potential of the transistor Q 1 means a change in the output potential of the flyback transformer FBT, and eventually the secondary voltage of the flyback transformer FBT is fed back to always output a stable high voltage.

이를 다시 설명하면 어두운 화면에서 고압이 높아져 검출부(10)의 검출 전압이 기준 전압보다 높아지게 되면 비교부(15)의 출력으로 고압제어부(20)를 제어하여 수평 싱크의 귀선 시간을 길게하므로써 플라이백 트랜스(FBT)의 출력이 낮아지도록 보상해 주게 된다.In other words, when the high voltage is increased in a dark screen and the detection voltage of the detector 10 becomes higher than the reference voltage, the flyback transformer is extended by controlling the high voltage controller 20 by the output of the comparator 15 to lengthen the return time of the horizontal sink. Compensate for the output of (FBT) to be lowered.

이상에서와 같이 본 고안은 플라이백 트랜스(FBT)의 고압을 검출부(10)에서 검출하여 비교부(15)에서 기준전압과 비교한 후 고압제어부(20)에서 플라이백 트랜스(FBT)의 2차측 고압을 안정시켜 주도록 한 것으로써 비임 전류에 대한 브라운관의 고압이 일정하게 유지되어 화면의 밝기가 변하여도 항상 일정한 크기의 화면을 얻을 수 있어 품질의 고급화를 이룰수 있는 것이다.As described above, the present invention detects the high pressure of the flyback transformer (FBT) in the detection unit 10 and compares it with the reference voltage in the comparison unit 15, and then the secondary side of the flyback transformer (FBT) in the high pressure control unit 20. It is designed to stabilize the high pressure, so that the high pressure of the CRT against the beam current is kept constant, so that even if the brightness of the screen changes, a constant size of the screen can be obtained at all times, thereby achieving high quality.

Claims (1)

수평싱크(HS)가 인가되는 수평출력부(5)의 고압이 브라운관(CRT)에 인가되게 구성된 고압 회로에 있어서, 수평출력부(5)의 고압이 저항(R6)(R7)의 비교부(10)를 거친후 타측단자(+)에 저항(R5)과 제너다이오드(ZD1) 및 콘덴서(C5)가 연결된 오피앰프(OP1)의 일측단자(-)에 인가되게 비교부(15)를 구성하며 비교부(15)의 출력을 에미터에 저항(R2)과 콘덴서(C4)가 연결된 트랜지스터(Q2)의 베이스에 인가시키고 트랜지스터(Q2)의 콜렉터에는 콘덴서(C2)(C3)와 다이오드(D2)(D3)를 연결하여 고압제어부(20)를 구성한 후 고압제어부(20)가 콘덴서(C1)를 통하여 수평출력부(5)에 연결되게 구성한 고압 안정화 회로.In the high voltage circuit configured to apply the high pressure of the horizontal output unit 5 to which the horizontal sink HS is applied to the CRT, the high pressure of the horizontal output unit 5 is compared with the resistors R 6 and R 7 . After passing through the unit 10, the comparison unit is applied to one terminal (-) of the op amp (OP 1 ) to which the resistor (R 5 ), the zener diode (ZD 1 ), and the capacitor (C 5 ) are connected to the other terminal (+). And the output of the comparator 15 is applied to the base of the transistor Q 2 connected to the emitter R 2 and the capacitor C 4 to the emitter, and to the collector of the transistor Q 2 . C 2 ) (C 3 ) and the diode (D 2 ) (D 3 ) to configure the high pressure control unit 20 and then the high pressure control unit 20 to be connected to the horizontal output unit 5 through the condenser (C 1 ) High pressure stabilization circuit.
KR2019860011300U 1986-07-28 1986-07-28 High voltage stabilization circuit KR910003653Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860011300U KR910003653Y1 (en) 1986-07-28 1986-07-28 High voltage stabilization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860011300U KR910003653Y1 (en) 1986-07-28 1986-07-28 High voltage stabilization circuit

Publications (2)

Publication Number Publication Date
KR880003600U KR880003600U (en) 1988-04-14
KR910003653Y1 true KR910003653Y1 (en) 1991-05-31

Family

ID=19254370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860011300U KR910003653Y1 (en) 1986-07-28 1986-07-28 High voltage stabilization circuit

Country Status (1)

Country Link
KR (1) KR910003653Y1 (en)

Also Published As

Publication number Publication date
KR880003600U (en) 1988-04-14

Similar Documents

Publication Publication Date Title
KR100229969B1 (en) Raster size regulating apparatus
NL8006451A (en) VIDEO SIGNAL EDITING CIRCUIT,
KR910003653Y1 (en) High voltage stabilization circuit
KR840007492A (en) Power source for TV receiver
KR0183159B1 (en) Circuit and method for stabilizing high voltage output in television
KR0122350Y1 (en) High voltage stabilization circuit of multi-synchronism monitor
KR900009586Y1 (en) Circuit for controlling dimensious and shape
KR0137275B1 (en) Vertical tracking circuit
KR200188159Y1 (en) Regulation correct circuit
KR910004793Y1 (en) Automatic beam control circuit
KR0127157Y1 (en) Automatic luminance limiting circuit by using micom
KR900010299Y1 (en) High voltage output stabilization circuit for color c.r.t.
KR900008503Y1 (en) Anti-x-ray circuit
KR910000532Y1 (en) High voltage automatic control circuit
KR100251588B1 (en) Automatic vertical raster control circuit for television
KR100236032B1 (en) Circuit for prohibiting from being changed horizontal size and vertical size of picture in a monitor
KR910003956Y1 (en) Picture screen size control circuit of two mode type display apparattus
KR200148098Y1 (en) A circuit for controlling horizontal size in a monitor
KR920001483Y1 (en) Automatic luminance control circuit of color tv
KR850000159Y1 (en) Raster adjestment circuit
US6169587B1 (en) Raster V-size adjustment circuit
KR940004033Y1 (en) Cathode voltage stabilization device for crt
KR200155180Y1 (en) Automatic contrast and brightness control circuit
KR920002445Y1 (en) Auto-bright control circuit using tr
KR900000565Y1 (en) Compensating circuits of brightness

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000428

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee