KR910003546B1 - 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치 - Google Patents

논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치 Download PDF

Info

Publication number
KR910003546B1
KR910003546B1 KR1019830000898A KR830000898A KR910003546B1 KR 910003546 B1 KR910003546 B1 KR 910003546B1 KR 1019830000898 A KR1019830000898 A KR 1019830000898A KR 830000898 A KR830000898 A KR 830000898A KR 910003546 B1 KR910003546 B1 KR 910003546B1
Authority
KR
South Korea
Prior art keywords
logic
input terminal
terminal
logic circuit
circuit
Prior art date
Application number
KR1019830000898A
Other languages
English (en)
Other versions
KR840004334A (ko
Inventor
꼴롱배 미셀
Original Assignee
코미싸리아트 아르 에너지에 아토미크
피. 쇼무죠
프라마톰 에 꽁빠니
메르렝 쥐뎅
샤르르 부루넹코
와인 블랑
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코미싸리아트 아르 에너지에 아토미크, 피. 쇼무죠, 프라마톰 에 꽁빠니, 메르렝 쥐뎅, 샤르르 부루넹코, 와인 블랑 filed Critical 코미싸리아트 아르 에너지에 아토미크
Publication of KR840004334A publication Critical patent/KR840004334A/ko
Application granted granted Critical
Publication of KR910003546B1 publication Critical patent/KR910003546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21C—NUCLEAR REACTORS
    • G21C17/00—Monitoring; Testing ; Maintaining
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y02E30/30—Nuclear fission reactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.

Description

논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치
제 1 도는 본 발명에 따른 장치의 제1실시예를 개략적으로 예시한 회로의 블록도.
제 2 도는 본 발명에 따른 장치의 제2실시예를 개략적으로 예시한 회로의 블록도.
제 3 도는 다수의 논리 회로의 자동 테스팅을 통한 상기 장치의 제1실시예의 적용을 예시한 회로의 블록도.
제 4 도는 다수의 논리 회로의 자동 테스팅시 상시 장치의 제2실시예를 적용시킨 경우를 예시한 회로의 블록도.
본 발명은 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치에 관한 것으로써, 특히 제어수단에 의해 논리회로의 입력 단자들 중의 하나에 인가된 제어신호의 논리 상태에 의존하는 논리상태를 갖는 신호를 그 출력단자에서 출력하는 논리회로의 테스팅에 관한 것이다.
상기 장치가 접속된 논리 회로로부터 제어수단을 분리시킬 필요없이, 제어 수단에 의해 동시에 출력된 신호의 논리 상태가 어떠하든지간에, 상기 장치는 출력에서 결과신호를 체크할 수 있도록 상기 논리회로의 입력단자에 테스팅 신호를 부과할 수 있다.
이 장치는 특히 트랜스듀우서에 의해 구성된 제어수단에 의해 공급된 논리신호를 기초로하여, 원자로의 긴급 조치를 발할 수 있는 논리회로의 테스팅에 사용하고저 하는 것이며, 그 출력은 전부 또는 전무(all or nothing)형태의 제어 신호를 공급하며, 상기 제어신호는 사실상 논리 상태 1 또는 0을 갖는다.
본 발명은, 논리 회로의 입력단자에 논리 신호들을 인가하는 제어 수단으로부터 이들 회로를 분리할 필요없이, 상기 회로의 입력단자에 인가된 2개의 논리상태를 가지는 테스트 신호에 의해 다수의 논리회로를 자동적으로 테스팅을 행하는데 또한 적용할 수 있다.
현재까지는, 논리회로로부터 상기 수단을 분리시킬 필요없이, 제어수단에 의해 제어되는 논리회로의 입력단자에 논리 테스팅 신호를 인가할 수 있는 테스팅 장치가 알려져 있지않다. 일반적으로, 대응하는 결과신호를 출력단자에서 관찰하기 위하여, 논리회로의 한 입력단자에 테스트 신호를 인가시켜 논리회로를 테스트하고저 할 때, 제어신호가 테스트 신호를 방해하지 않도록, 역으로 테스트 신호가 상기 제어수단의 동작을 방해하지 않도록 제어수단은 논리회로와 분리된다. 상기 논리회로를 제어수단으로부터 분리시키므로써 제거되는 주요한 단점은 테스트 완료와 함께 제어수단이 다시 논리회로에 접속될 때 논리회로에의 제어신호의 전송에 관하여 불확실성이 있다는 것이다. 따라서, 상기 접속시와 테스트후, 논리회로의 입력단자에 상기 제어수단의 출력단자를 접속할 때 오 접촉이 생길 수도 있다.
본 발명의 목적은 전술한 종래 기술의 결점을 제거하기 위한 것이며, 특히, 이 테스트를 수행하기 위하여 논리회로의 제어수단을 분리시킬 필요없이, 그리고 테스트 신호가 제어신호를 방해함이 없이 그리고 제어신호가 테스트 신호를 방해함이 없이, 논리회로의 입력단자에 2-상태 논리 테스팅 신호를 인가할 수 있는 장치를 제공하는데 있다. 본 발명에 따른 상기 장치의 결과로써, 상기 테스트신호는 논리회로의 제어 입력단자에 인가된다. 상기 장치는 또한 이들 회로를 그들의 제어수단으로부터 분리시키지 않고서도, 다수의 논리회로를 자동적으로 테스트할 수 있다.
그러므로, 본 발명은 특히 논리회로의 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치에 관한 것으로써, 상기 논리회로는 제어수단의 출력단자에 의해 논리회로의 입력단자에 인가된 제어신호의 2개의 논리상태의 각각에 따라 2개의 논리상태를 갖는 신호를 출력단자에서 출력하며, 상기 장치는 제어신호의 논리상태가 어떠하든지 간에 논리회로의 입력단자에 테스트신호의 각각의 논리상태를 부과시키는 수단을 포함함을 특징으로 한다.
본 발명의 다른 특징에 따르면, 상기 논리회로의 입력단자 상에 테스트 신호의 각 논리상태("0" 또는 "1")를 부과하기 위한 수단은 정의단자와 부의단자를 가지는 전원을 포함하며, 상기 부의단자는 기준접점에 접속되어 있고, 상기 전원의 정의단자 및 부의단자의 전위는 논리상태 1 및 0을 각각 나타내며, 또 상기 수단은 논리상태 1의 테스트 신호가 상기 입력단자에 인가되야 할 때마다 전원의 정의단자에 논리회로의 입력단자를 접속하는 수단과, 논리상태 0을 갖는 테스트 신호가 상기 논리회로의 입력단자에 인가되어야할 때마다 상기 전원의 정의단자에 논리회로의 입력단자의 전위 인가를 방지하는 수단을 포함한다.
본 발명의 제1실시예에 따르면, 전원의 정의단자에 상기 회로의 입력단자를 접속하기 위한 수단은 논리회로의 입력단자와 전원의 정의단자 사이에 접속된 저항기를 포함하며, 상기 기준접지에 상기 회로의 입력단자를 접속하고 그 개방 또는 폐쇄가 테스트 신호의 논리상태 1 및 0에 각각 대응하는 스위치와, 논리회로의 입력단자와 상기 제어 수단의 출력 단자 사이에 직렬로 접속된 다른 하나의 저항기를 포함한다.
이러한 제1실시예에 관련하여 본 발명의 다른 특징에 따르면, 상기 장치는 또한 2개의 저항기중 한 저항기와 직렬로 접속된 적어도 하나의 다이오드를 포함한다. 상기 제1실시예에 관련한 다른 특징에 따르면, 저항기와 다이오드는 상기 논리회로의 입력단자에 영구히 접속되고, 스위치 뿐만 아니라 전원은 분리할 수 있고 테스트시 상기 회로의 입력단자와 저항기에 각각 접속된다.
본 발명의 제2실시예에 따르면, 상기 전원의 정의단자에 상기 회로의 입력단자를 접속하고, 상기 기준접지에 상기 회로의 입력단자를 접속하고 상기 전원으로부터의 전력 출력을 방지하기위한 수단은 2-위치 스위치의 제1단자와 전원의 정의단자에 접속된 저항기, 상기 제1위치에 대응하는 상기 제1단자와 제2위치에 대응하고 기준접지에 접속된 제2단자와, 논리상태 1을 갖는 테스트 신호의 인가에 대응하는 제1위치와 논리상태 0을 갖는 테스트 신호의 인가에 대응하는 제2위치에 공통이며 상기 회로의 입력 단자에 접속된 단자를 갖는 2-위치 스위치와 그리고 논리회로의 입력단자와 제어수단의 출력단자 사이에 접속된 저항기를 포함한다.
제2실시예에 관련한 다른 특징에 따르면, 상기 장치는 또한 논리회로의 입력단자와 상기 제어수단의 출력단자 사이에 접속된 다이오드를 포함한다.
제2실시예에 관련한 다른 특징에 따르면, 저항기, 스위치 및 전원은 분리할 수 있고, 상기 다이오드와 다른 저항기는 상기 논리회로의 입력단자에 영구히 접속된다.
제2실시예에 관련한 또다른 특징에 따르면, 상기 제어수단은 트랜스듀우서이며, 이 트랜스듀우서의 출력단자는 전부 또는 전무(all or nothing)형태(논리상태 "1" 또는 "0")의 신호를 공급한다.
결국, 본 발명에 따른 상기 장치는 이러한 회로의 입력단자에 인가된 2개의 논리상태를 가지는 테스트 신호들에 의해 다수의 논리회로를 자동 테스트할 수 있다.
이하 첨부도면에 의거 본 발명을 상세히 설명한다.
제 1 도는 본 발명에 따른 테스팅 장치(1)의 제1실시예를 개략적으로 예시한 회로의 블록 다이어그램으로써, 논리회로(3)의 입력단자(2)에 2상태 "0"과 "1"을 가지는 논리 테스트신호의 인가를 가능하게 해준다. 이러한 논리회로는 상기 입력단자(2)에 인가된 제어신호의 2논리상태에 따라 그 논리상태를 갖는 신호를 풀력단자(4)에서 송출한다. 이러한 제어신호는 "1"이나 또는 "0"의 논리상태를 가지며 제어수단(5)의 출력단자에 의해 공급된다. 상기 제어수단(5)은 예를들면 물리현상의 변화를 감지하는 트랜스듀우서(9)에 접속된 임계치 검출기(threshold detector)(8)로부터의 제어신호를 수신하는 가제어스위치(controllable switch)(7)로 도면상에 개략적으로 나타낸 임계치 트랜스듀우서일 수 있다. 상기 트랜스듀우서(9)의 출력단자에서 전압임계치를 초과하는 경우에, 임계치 검출기(8)는 상기 제어수단의 출력단자(6)가 전원(10)의 출력전압(+VS)과 동일한 전압을 가지도록, 예를들면, 스위치(7)의 폐쇄를 제어할 수 있다. 전압 +VS는 제어수단(5)의 출력단자(6)에 논리상태 "1"을 나타내는 것으로 간주할 수 있다. 스위치(7)가 개방될 때, 상기 제어수단(5)의 출력단자(6)는 기준접지(M)의 전위에 있게되는데 이것은 논리상태 "0"을 나타내는 것으로 간주될 수 있다. 본 발명의 실시예에서, 가제어스위치(7)와 연결된 임계치 트랜스듀우서인 것으로 간주된 제어수단(5)은 그 출력이 전부 또는 전무 제어신호, 즉 논리상태 0 또는 1을 갖는 신호를 공급하는 임의의 다른 회로로 구성될 수 있음은 명백하다.
본 발명에 따른 테스팅 장치(1)는 제어수단(5)의 출력단자(6)에서의 제어신호의 논리상태가 어떤 상태이든지간에, 논리회로(3)의 입력단자(2)상태 테스트 신호(논리상태 "1" 또는 "0")에 각각의 논리상태를 부과할 수 있는 수단을 포함한다. 논리회로(3)의 입력단자(2)에 논리상태 1 또는 0의 테스트 신호를 부과할 수 있는 수단(1)은 실제로, 본 발명의 제1 및 제2실시예에서, 실질적으로 전압 +VS와 동일하고 정의단자와 부의단자를 갖는 전원(E)를 포함한다. 부의단자는 기준접지(M)에 접속되고 전원(E)의 정, 부의단자의 전위는 논리상태 "1"과 "0"을 각각 나타낸다. 논리회로(3)의 입력단자(2)에 각각의 논리상태를 부과할 수 있는 수단은 또한 논리상태 1을 갖는 테스트신호가 이 논리회로(3)의 입력단자(2)에 인가되야 할 때마다, 논리회로(3)의 입력단자(2)의 전원(E)의 정의단자에 접속할 수 있는, 이후에 더욱 상세히 설명될 수단도 포함한다. 이들 수단은 또한, 논리상태 "0"의 테스트 신호가 이 논리회로의 입력단자에 인가되어야 할 때마다, 기준접지에 논리회로의 입력단자를 연결하여 상기 회로의 입력단자에 전원(E)의 정의단자의 전위의 인가를 방지할 수 있게한다.
본 발명에 따른 장치의 제1실시예에 있어서, 전원(E)의 정의단자에 상기 회로의 입력단자(2)를 접속할 수 있는 수단은 저항기(R2)를 포함하며, 상기 저항기(R2)의 제1단자는 다이오드(D2)의 애노우드에 접속되고, 이 다이오드의 캐소우드는 논리회로(3)의 입력단자(2)에 연결된다. 저항기(R2)의 제2단자(A)는 전원(E)의 정의단자에 연결된다. 기준접지(M)에 논리회로(3)의 입력단자를 연결할 수 있고 상기 회로(3)의 입력단자(2)에 전원(E)의 정의단자의 전위의 인가를 방지할 수 있는 수단은 논리회로(3)의 입력단자(2)와 기준접지(M)와의 사이에 접속된 스위치(IT)를 포함한다. 첨부된 도면에 의해 좀더 상세히 예시하고 기술한 바와같이, 스위치(IT)의 개방이나 또는 폐쇄로 상기 회로(3)의 입력단자(2)에 인가되는 테스트 신호의 논리상태 "1"이나 "0"에 각각 해당한다.
이러한 실시예에 있어서, 본 발명에 따른 장치는, 제어수단(5)의 출력단자(6)와 논리회로(3)의 입력단자(2)사이에서 다이오드(D1)와 직렬로 접속된 다른 하나의 저항기(R1)도 포함하며, 상기 다이오드(D1)의 캐소우드는 논리회로의 입력단자(2)에 연결된다.
본 도면은 또한 다이오드(D1, D2)의 캐소우드의 공통접점(11)과 기준접점(M)사이에 접속된 제너 다이오드(Z)를 도시하고 있다. 상기 제너 다이오드는 절대 필요한 것은 아니며 어떤 특별한 응용시에 논리회로(3)에 일정한 레벨의 전압을 공급할 수 있게한다.
본 장치의 동작은 제어스위치(7)의 개방 및 폐쇄 위치와 논리회로의 입력단자(2)상의 신호와 논리상태 뿐만아니라 상기 제어수단(5)의 출력단자(6)상의 신호의 논리상태를 기술한 다음, 테스트 기간중 논리회로(3)의 입력단자(2)에서의 테스트 신호의 대응하는 논리상태 뿐만 아니라 스위치(IT)의 개방 또는 폐쇄 위치를 각각 나타낸 다음의 표에 의해 더욱 용이하게 이해할 수 있을 것이다.
Figure kpo00001
제어 수단(5)의 스위치(7)가 개방위치에 있을 때 출력(6)은 논리 상태 "0"으로 되어 있는 논리회로(3)의 입력단자(2)에 인가된다. 그러나, 만약 상기 테스트 스위치(IT)가 개방되면, 전원(3)의 정의 단자의 전압은 다이오드(D1, D2)의 캐소우드의 공통 접점(11)에 있게 된다. 이러한 정전압은 논리회로(3)의 입력단자(2)의 논리상태 1에 대응한다. 따라서, 이러한 경우에, 제어수단(5)의 출력단자(6)상에서의 신호의 논리상태가 "0"일지라도 상기 테스팅 장치는 논리회로(3)의 입력단자(2)상에 논리상태 "1"을 부과한다.
제어수단(5)의 스위치(7)가 여전히 개방상태에 있으면서 스위치(Ir)가 폐쇄 위치에 있게되면, 전원(E)에 의해 공급된 전류는 저항기(R2)를 통해 접지(M)로 순환한다. 따라서, 다이오드(D2)의 캐소우드는 이 접지의 전위에 있게되므로 다이오드(D1,D2)의 캐소우드의 공통 접점(11)에서의 전압은 접지(M)의 전위가 동일하다. 이 경우에 논리회로(3)의 입력단자에 인가된 신호의 논리상태는 "0"이 된다. 전원(10)의 전위(+VS)는 제어수단(5)의 출력단자(6)에 위치되고, 상기 출력은 결과적으로 논리상태 1에 있게 된다. 테스트가 없을 경우에, 이러한 논리상태는 논리회로(3)의 입력단자(2)에 정상적으로 발생한다.
만약 스위치(IT)가 개방위치에 있게되면, 전원(E)의 정의단자의 전위는 다이오드(D1)의 애노우드상에 위치되어 접점(11)에는 전원(E)과 전위(+VS)의 최고의 전위치와 동일한 전위가 인가된다. 이러한 전위는 논리상태 "1"에 상당하며 그 결과로서 제어수단(5)의 출력단자(6)에 공급된 제어신호의 논리상태와 일치한다. 이와는 반대로, 만약 테스트 스위치(IT)가 폐쇄 위치에 있게되면, 전원(E)에 의해 공급된 전류는 저항기 (R2)를 통해서 접지쪽으로 순환하며, 전류는 또한 저항기(R1)를 통해서 순환하며 저항기(R1)는 접점(6)과 접점(11)사이의 전위치를 없앤다. 다이오드(D1과 D2)의 캐소우드의 공통 접점(11)에는 논리상태 "0"에 상당하는 접지(M)의 전위가 인가되어 있는데, 이 경우에, 제어수단(5)의 출력단자(6)에 의해 인가된 제어신호는 논리상태 1에 있게 되고, 논리회로(3)의 입력단자(2)상의 신호는 논리상태 0에 있으며, 상기 논리상태는 상기 테스팅 장치에 의해 부과된다.
따라서, 제어수단(5)의 출력단자(6)에 인가된 신호의 논리상태가 어떠하든지 간에 상기 테스팅 장치는 논리회로(3)의 입력단자 상에 테스트 신호의 논리상태를 부과시킬 수 있다.
특히, 회로(3)과 같은 다수의 논리회로가 제어수단(5)과 같은 제어수단의 출력단자에 각각 접속된 경우에, 테스트를 용이하게 행하기 위하여 저항기(R1, R2)와 다이오드(D1, D2)들은 제어수단(5)의 출력단자에 영구히 접속되고 논리회로(3)의 제어신호는 다이오드(D1, D2)의 캐소우드의 공통 접점(11)에서 이용가능하다. 스위치(IT)뿐만 아니라 전원(E)은 분리 할 수 있고(4각형(12)으로 표시된 바와같이) 논리회로를 테스트 하고자 할 때 접점(A)과 접점(B)에만 연결된다.
다이오드(D1및 D2)는 전류의, 특히 테스트 기간중, 전원(10)으로부터 전원(E)의 방향으로, 또는 전원(E)으로부터 전원(10)의 방향으로 흐르는 전류의 흐름을 방지한다.
상술한 장치는 전술한 목적들을 달성할 수 있게한다.
이것은 이러한 입력단자에 제어신호를 인가하는 상기 제어수단으로부터 이 논리회로를 분리할 필요없이, 이것의 입력단자에 인가되는 테스트 신호에 의해 논리회로를 테스트할 수 있다. 이것은 또한 제어신호의 논리상태가 어떻든지간에, 테스트 신호의 논리상태를 부과할 수 있다. 이 장치는 특히 원자력 발전소의 안전장치를 작동시킬 수 있게만 논리회로를 테스트 하는데 쓰인다. 따라서, 테스트하기 위하여 분리하고 다음에 테스트후에 접속하는 것은 원자력 발전소의 안전을 침해하는 오 접촉을 초래할 수 있기 때문에, 논리회로를 그들의 제어수단으로부터 분리할 필요없이, 신속하게 논리회로를 테스트하는 것이 절대적으로 필요하다.
상술한 장치는 원자력 발전소의 안전장치를 작동시킬 때 안전하게 하는데 목적이 있다. 따라서 논리회로(3)에 의한 동작의 트리거링(triggering)은 상기 회로(3)의 입력단자(2)에 논리상태 "1"의 신호를 인가함으로써 발생한다. 장치의 분리식 소자(12)를 A 및 B에 접속시킬 때, 스위치(7)가 개방위치에 있든지 폐쇄위치에 있든지간에, 논리상태 1의 신호는 논리회로(3)의 입력단자(2)에 필연적으로 인가된다. 어떤 폐쇄 제어가 없을 경우에, 스위치(IT)는 그 정상 위치가 개방상태인 스위치이다.
제 2 도는 본 발명에 따른 장치의 다른 하나의 실시예를 개략적으로 예시한 것으로, 제1도와 동일한 소자에는 동일한 참고번호를 병기하였다.
상기 제2실시예에서, 전원(E)의 정의단자에 회로(3)의 입력단자(2)를 접속하기 위한 수단과, 기준접지에 입력단자를 연결하기 위한 수단과, 전원(E)의 정의단자의 전위의 인가를 방지하기 위한 수단은 2-위치 스위치(I'T)의 제1단자(13)에 그리고 전원(E)의 정의단자에 접속된 저항기(R'2)를포함한다. 저항기(R'2)는 다이오드로 대체될 수 있다. 이 제1다이오드는 상기 스위치의 제1위치와 일치하며, 상기 스위치는 제2위치와 일치하는 제2단자(14)도 포함하며, 상기 제2단자는 기준접지(M)에 접속되어 있다. 이 스위치의 한단자(15)는 스위치의 2개의 위치에 공통이며 상기 회로(3)의 입력단자(2)에 접속되어 있다. 상기 스위치의 제1위치는 상기 회로의 입력단자(2)에 논리상태 1을 가지는 테스트 신호의 인가에 대응하며, 스위치의 제2위치는 상기 입력단자에 논리상태 0의 테스트 신호의 인가에 대응한다.
본 실시예에서, 상기 장치는 또한 논리회로(3)의 입력단자와 제어수단(5)의 출력단자(6)사이에 다이오드(D1)와 직렬로 접속된 저항기(R1)를 포함하며 상기 다이오드(D1)의 캐소우드는 이 논리회로의 입력단자에 접속된다. 상기 제어수단(5)은 제1도에서 설명된 것과 동일하게 구성되었기 때문에 상세히 기술하지 않겠다. 상기 제1실시예에서와 같이, 제너 다이오드(Z)는 상기 회로(3)의 입력단자(2)를 접지(M)에 접속시킨다.
상기 장치의 동작은 스위치(7)의 개방 및 폐쇄위치, 논리 회로(3)의 입력단자(2) 및 제어수단(5)의 출력단자(6)에서의 신호의 논리상태와, 이들 테스트 기간중, 논리회로(3)의 입력 단자에서의 테스트 신호의 대응하는 논리상태와 함께 스위치(I'T)의 2개의 위치를 나타낸 하기표로부터 더욱 잘 이해될 것이다. 스위치(I'T)의 2개의 위치는 T1과 T2로 표시하였다.
[표 1]
Figure kpo00002
상기 제어수단 (5)의 스위치(7)가 개방위치에 있을 때 출력단자(6)은 논리상태 0에 있게되고, 만약 스위치(I'T)가 위치 T2에 있게되면 논리상태 0는 논리회로(3)의 입력단자(2)에 있게 된다. 따라서, 이 경우에, 전원(E)은 회로(3)의 입력단자(2)에 접속되지 않는다. 이와는 반대로, 만약 스위치(I'T)가 위치T1에 있게되면, 전원(E)는 저항기(R'2)를 통해 입력단자(2)에 접속되고, 제어수단(5)의 신호가 논리상태 0에 있더라도 논리상태 1의 테스트 신호가 회로(3)의 입력단자(2)에 인가된다.
만약 제어수단(5)의 스위치(7)가 폐쇄되고 스위치(I'T)가 위치 T1에 있으면, 제어수단(5)은 논리상태 "1"의 제어신호를 회로(3)의 입력단자(2)에 인가하여, 동시에 스위치(I'T)는 또한 논리상태 "1"의 테스트 신호를 논리회로(3)의 동일한 입력 단자에 인가한다. 이와는 반대로, 만약 회로(3)의 입력단자(2)에 인가된 제어신호가 논리상태 "1"(스위치 7폐쇄)의 신호이며 스위치(I'T)가 위치 T2에 있으면, 전원(E)은 더 이상 상기회로의 입력단자(2)에 접속되지 않고, 상기 제어회로(5)는 저항기(R1)와 다이오드(D1)를 통해 기준접지(M)에 접속된다. 따라서, 이 경우에, 비록 제어신호가 논리상태 1에 있더라도, 논리회로(3)의 입력단자(2)에 인가된 신호는 논리상태 "0"의 신호이다.
저항기(R'2)는 전원(E)이 전원(10)에 전류를 공급하지 못하도록 하거나, 또는 적어도 전원(10)에의 공급을 제한하도록 하기 위하여 필요하다. 이것은 제너 다이오드(Z) 때문에 또한 필요하다.
따라서, 상기 테스팅 장치는, 제어수단(5)의 출력단자(6)에 공급된 신호의 논리상태가 어떠하든지간에, 논리회로(3)의 입력단자상에 테스트 신호의 논리상태를 부과할 수 있다. 전술한 실시예에서와 같이, 특히 회로(3)와 같은 다수의 논리회로가 수단(5)과 같은 제어수단의 출력단자에 각기 접속되어 있는 경우, 저항기(R'), 스위치(I'T) 및 전원(E)는 분리 가능하며, 예를들면, 자체적으로 접지(M)에 접속된 동일한 상자(16)에 내장되어 있다. 다이오드(D1)와 저항기(R1)는 회로(3)의 입력단자(2)에 영구히 접속된다. 분리식박스(16)는 논리회로의 테스트가 필요할 때 접점(B')에만 단지 접속된다. 전술한 실시예에서와 같이, 논리회로를 제어하기 위하여 또는 테스트시에 상기 논리회로에 인가된 전압레벨(논리상태 1에 대한)이 일정하도록 하기 위하여, 제너 다이오드(Z)는 논리회로(3)의 입력단자(2)를 기준접지에 접속한다.
제 3 도는 논리회로(3)와 같은 다수의 논리회로의 자동 테스팅 수단에 본 발명에 따른 장치의 제1실시예를 적용한 것을 개략적으로 예시한 것이며, 상기 논리회로(3)의 출력단자(4)는 상기 논리회로(3)의 입력단자(2)에 인가된 제어신호 2개의 논리상태의 각각에 따라 2개의 논리상태를 가지는 신호를 공급한다. 제 3 도에 있어서, 제 1 도에 예시된 것과 동일한 소자에는 동일한 참고번호를 병기하였으며 제어수단(5)은 본도에서는 상세히 예시하지 않았다.
본 장치를 논리회로(3)와 같은 논리회로의 자동 테스팅에 적용함에 있어서, 스위치(IT1)는 접지(M)와 상기 회로(3)를 각각 연결하기 위하여 필요하다. 스위치(IT1)는 본도에서는 상세히 예시하지 않은 시이퀀서(sequencer)(17)에 의해 제어된다. 이 시이퀀서(17)은 테스트될 상기 회로의 입력단자에 인가된 테스트신호의 논리상태의 작용으로서 스위치(IT1)의 폐쇄를 제어할 수 있다. 스위치(IT1)는 전기적으로 제어 가능한 스위치라고 가정한다. 전원(E)과의 단일 접속이 필요하고 무순의 구성(random configuration)으로 상기 모든 회로를 테스트할 수 있다. 스위치(IT1)만이 필요하다.
제 4 도는 다수의 논리회로의 자동 테스팅을 위한 상기 장치의 제2실시예의 적용을 개략적으로 나타낸다. 제 4 도에서, 제 2 도의 소자와 동일한 소자에는 동일한 참고번호를 병기하였다. 제2실시예에 따른 상기 장치는 회로(2)와 같은 논리회로의 테스팅에 적용될 수 있다. 제 4 도에서는 이들 논리회로의 각각의 제어수단(5)은 상세히 예시하지 않았다. 스위치(I'T)는 한편으로는 저항기(R'2)를 통해 전원(E)에 접속되고, 다른 한편으로는 기준접지(M)에 접속된다. 시이퀀서(18)는 상기 회로들의 각각의 테스팅을 자동적으로 제어할 수 있다. 이 경우에, 2-위치 스위치(I'T)는 전기 제어스위치로 가정하며 본 도면에서는 상세히 예시하지 않았다.
본 발명에 따른 장치에 있어서, 사용되는 수단은 본 발명의 범위를 벗어남이 없이 등가의 수단으로 대체될 수 있음은 명백하다.

Claims (9)

  1. 2개의 출력 논리 상태를 갖는 신호를 출력단자에 공급하는 출력부를 갖고 논리회로의 입력 단자에 2-상태 논리 테스팅 신호를 인가하기 위한 수단을 갖는 논리장치에 있어서, 상기 장치는 논리 회로의 입력 단자에 두 개의 논리 상태를 갖는 제어신호를 인가하는 제어 수단을 포함하고, 상기 두 개의 출력논리상태의 값은 논리 회로의 입력 단자로 인가된 상기 제어 신호의 두 개의 입력 논리 상태에 각기 종속되며, 두 개의 상태 논리 테스팅 신호를 인가하기 위한 상기 수단은 제어 신호의 논리 상태와는 별개로, 논리 회로의 입력 단자상으로 테스트 신호의 각 논리 상태를 부과시키기 위한 무시(override) 수단을 포함함을 특징으로 하는 논리회로의한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치.
  2. 제 1 항에 있어서, 상기 논리 회로의 입력단자에 테스트 신호들의 각각의 논리상태 ("0" 이나 "1")를 부과하기 위한 수단은, 정의단자와 부의단자를 구비하고 상기 부의단자를 기준접지에 접속시켜 놓고 전원의 정의단자와 부의단자의 전위가 각각 논리상태 1과 0을 나타내는 전원(electronic power source)과, 논리 상태 1의 테스트 신호가 상기 입력에 인가되야될 때 마다 전원의 정의단자에 논리 회로의 입력단자를 접속하는 한편, 논리 상태 0을 갖는 테스트 신호가 논리회로의 입력 단자에 인가되어야될때마다 논리 회로의 입력단자에 전원의 정의 단자의 전위인가를 방지하기 위하여 논리회로의 입력단자를 기준 접지에 접속하는 수단을 포함함을 특징으로 하는 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치.
  3. 제 2 항에 있어서, 상기 전원의 정의단자에 상기 회로의 입력단자를 접속하기 위한 수단은 상기 전원의 정의단자와 상기 논리회로의 입력 단자사이에 접속된 저항기를 포함하며, 상기 기준 접지에 상기 회로의 입력 단자를 접속시켜 상기 정의단자의 전위의 인가를 방지하기 위한 수단은 상기 회로의 입력 단자와 상기 기준 접지사이에 접속된 스위치와, 논리회로의 입력 단자와 제어 수단의 출력 단자와의 사이에 직렬로 접속된 다른 하나의 저항기를 포함하며, 상기 스위치의 개방 또는 폐쇄는 각각 테스트 신호의 논리 상태 1 및 0에 대응함을 특징으로 하는 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치.
  4. 제 3 항에 있어서, 상기 장치는 저항기들 중의 한 저항기와 직렬로 접속된 적어도 하나의 다이오드를 포함함을 특징으로 하는 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 다이오드와 저항기가 상기 논리회로의 입력 단자에 영구히 접속되어 있으며, 상기 전원과 상기 스위치는 분리할 수 있어 테스트시 상기 저항기와 상기 회로의 입력 단자에만 각각 접속되는 것을 특징으로 하는 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치.
  6. 제 2 항에 있어서, 상기 전원의 정의단자에 상기 회로의 입력 단자를 접속하고 상기 기준접지에 상기 회로의 입력 단자를 접속하고 상기 전원에서의 출력을 방지하기 위한 상기 수단은 제1위치에 대응하는 제1단자 및 제2위치에 대응하고 기준 접지에 접속되어 있는 제2단자와, 논리 상태 1을 갖는 테스트 신호의 인가에 대응하는 제1위치와 논리 상태 0을 갖는 테스트신호의 인가에 대응하는 제2위치에 공통이며 논리회로의 입력 단자에 접속된 단자에 접속된 단자를 갖는 2-위치 스위치, 상기 2-위치 스위치의 제1단자와 전원의 정의단자에 접속된 저항기, 제어 수단의 출력 단자와 논리회로의 입력 단자와의 사이에 접속된 저항기를 포함함을 특징으로 하는 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치.
  7. 제 6 항에 있어서, 상기 장치는 또한 다른 저항기와 직렬로 접속된 다이오드를 포함하며, 이 다이오드의 캐소우드는 상기 논리 회로의 입력 단자에 접속됨을 특징으로 하는 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치.
  8. 제 6 또는 7 항에 있어서, 상기 저항기, 상기 스위치 및 상기 전원을 분리할 수 있고, 상기 다이오드와 다른 저항기들은 상기 논리 회로의 입력 단자에 영구히 접속됨을 특징으로 하는 논리회로의 한 입력 단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치.
  9. 제 1 항에 있어서, 상기 제어 수단은 트랜스듀우서이며, 그 출력은 전부 또는 전무형 신호(signal of the all or nothing type)(논리 상태 1 또는 0)를 공급함을 특징으로 하는 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치.
KR1019830000898A 1982-03-05 1983-03-05 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치 KR910003546B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR82-03711 1982-03-05
FR8203711 1982-03-05
FR8203711A FR2522824A1 (fr) 1982-03-05 1982-03-05 Dispositif pour appliquer des signaux logiques de test a deux etats sur une entree d'un circuit logique et application aux tests automatiques d'une pluralite de circuits logiques

Publications (2)

Publication Number Publication Date
KR840004334A KR840004334A (ko) 1984-10-10
KR910003546B1 true KR910003546B1 (ko) 1991-06-04

Family

ID=9271650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830000898A KR910003546B1 (ko) 1982-03-05 1983-03-05 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치

Country Status (7)

Country Link
US (1) US4652815A (ko)
EP (1) EP0088684B1 (ko)
JP (1) JPS58189567A (ko)
KR (1) KR910003546B1 (ko)
DE (1) DE3360699D1 (ko)
FR (1) FR2522824A1 (ko)
ZA (1) ZA831255B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63195772U (ko) * 1987-06-05 1988-12-16
FR2738302B1 (fr) * 1995-08-30 1997-10-10 Hydroperfect Int Groupe electro-hydraulique compact
CN111289875B (zh) * 2020-02-29 2022-12-16 苏州浪潮智能科技有限公司 一种逻辑电路故障检测装置及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3524178A (en) * 1968-12-18 1970-08-11 Gen Electric Voltage indicator and test device
US3892954A (en) * 1972-04-04 1975-07-01 Westinghouse Electric Corp Programmable, tester for protection and safeguards logic functions
DE2438257C2 (de) * 1974-08-08 1978-05-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zur Überwachung eines binären Signalgebers
US4045726A (en) * 1976-07-06 1977-08-30 Schweitzer Edmund O Jun Tool for manually tripping a fault indicator for high voltage electric power circuits and resetting same
DE2935108C2 (de) * 1979-08-30 1981-12-10 Kraftwerk Union AG, 4330 Mülheim Prüfeinrichtung

Also Published As

Publication number Publication date
DE3360699D1 (en) 1985-10-10
EP0088684A1 (fr) 1983-09-14
KR840004334A (ko) 1984-10-10
US4652815A (en) 1987-03-24
ZA831255B (en) 1983-11-30
EP0088684B1 (fr) 1985-09-04
FR2522824B1 (ko) 1985-05-10
JPS58189567A (ja) 1983-11-05
FR2522824A1 (fr) 1983-09-09
JPH0254908B2 (ko) 1990-11-22

Similar Documents

Publication Publication Date Title
KR100280577B1 (ko) 다수의 전기부하저항의 스위칭을 제어하기 위한 전자제어장치
US4130794A (en) Methods and means for identifying and testing circuit connections
GB1506675A (en) Circuit arrangement for evaluating signals from a testing device
US4392107A (en) Switching equipment for testing apparatus
KR910003546B1 (ko) 논리회로의 한 입력단자에 2-상태 논리 테스팅 신호를 인가하기 위한 장치
US4438299A (en) On-line telephone troubleshooting apparatus
US3247325A (en) Circuit arrangement for testing lines in communication systems
GB1278631A (en) Improvements relating to measuring and testing electrical circuits
US4025736A (en) Apparatus for measuring the value of a variable condition
US5323014A (en) Optocoupler built-in self test for applications requiring isolation
US3355670A (en) High-speed switching apparatus
US2884489A (en) Electrical identification or selection equipment
US2965887A (en) Multiple input diode scanner
US3096446A (en) Electrical magnitude selector
KR100385846B1 (ko) 데이타획득회로용직류입력셀
US3048779A (en) Diode impedance tester
US2303356A (en) Selecting system
US4510439A (en) Digital circuit multi-test system with automatic setting of test pulse levels
US3144589A (en) Control system
US3863032A (en) Translator alarm
US3863034A (en) Translator alarm
US5130648A (en) Instrument for checking the operational state of an ic-circuit
EP0709687A2 (en) An apparatus for testing the quality of the logic levels of a digital signal
DE19621567C2 (de) Steuerbare Belastungseinrichtung
SU765761A1 (ru) Устройство дл допускового контрол сопротивлений

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950603

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee