KR910003210Y1 - Compensation pulse generating circuit for compensating video signal - Google Patents

Compensation pulse generating circuit for compensating video signal Download PDF

Info

Publication number
KR910003210Y1
KR910003210Y1 KR2019850018506U KR850018506U KR910003210Y1 KR 910003210 Y1 KR910003210 Y1 KR 910003210Y1 KR 2019850018506 U KR2019850018506 U KR 2019850018506U KR 850018506 U KR850018506 U KR 850018506U KR 910003210 Y1 KR910003210 Y1 KR 910003210Y1
Authority
KR
South Korea
Prior art keywords
video signal
comparator
output
circuit
detected
Prior art date
Application number
KR2019850018506U
Other languages
Korean (ko)
Other versions
KR870011150U (en
Inventor
권영덕
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019850018506U priority Critical patent/KR910003210Y1/en
Publication of KR870011150U publication Critical patent/KR870011150U/en
Application granted granted Critical
Publication of KR910003210Y1 publication Critical patent/KR910003210Y1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
    • G11B20/10027—Improvement or modification of read or write signals analog processing for digital recording or reproduction adjusting the signal strength during recording or reproduction, e.g. variable gain amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B2020/1476—Synchronisation patterns; Coping with defects thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.No content.

Description

비데오 신호의 보정시 보정펄스 발생회로Correction pulse generator circuit for video signal correction

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 고안 회로도의 각부 파형도.2 is a waveform diagram of each part of the present invention circuit diagram.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

5 : 적분회로 7 : 분배회로5: Integrating Circuit 7: Distribution Circuit

10 : 검출회로 CP1,CP3,CP4: 비교기10: detection circuit CP 1 , CP 3 , CP 4 : comparator

CP2: 오피 앰프 MT : 단안정 멀티 바이브레이터CP 2 : Op amp MT: Monostable Multivibrator

C1, C2 ,C3: 콘덴서 R1, R2, R3: 저항C 1 , C 2, C 3 : condenser R 1 , R 2 , R 3 : resistance

본 고안은 비데오 신호의 드롭아웃(DROP OUT)발생시 이를 검출하여 1H(비데오 신호의 1수평주기) 지연시킨 비데오 신호로 보정시켜주는 비데오 신호 보정회로에 있어서, 1H 지연시킨 비데오 신호의 보정시점을 정확히 정해주는 보정펄스를 발생시키도록 하는 비데오 신호의 보정시 보정펄스 발생회로에 관한 것이다.The present invention is a video signal correction circuit that detects a dropout (DROP OUT) of a video signal and corrects it with a video signal delayed by 1H (1 horizontal period of the video signal). The present invention relates to a correction pulse generating circuit for correcting a video signal for generating a correction pulse.

VTR(VIDEO TAPE RECORDER) 또는 VDP(VIDEO DISK PLAYER)등 회전기를 이용한 비데오 신호의 재생장치에 있어서는 비데오 신호를 재생할 때 디스크나 테이프상의 흠집이나 먼지 등으로 인하여 비데오 신호가 부분적으로 검출되지 못하는 드롭아웃(DROP OUT)현상이 밭생되는 것이었다.In a video signal playback device using a rotator such as VTR (VIDEO TAPE RECORDER) or VDP (VIDEO DISK PLAYER), when the video signal is played back, the video signal cannot be partially detected due to scratches or dust on the disc or tape. DROP OUT) The phenomenon was born.

이같이 드롭아웃이 밭생되면 재생되는 비데오 신호 및 영상신호에 나쁜 영향을 미치게 되므로 종래에는 비데오 신호의 누락분을 보정하기 위하여 비데오 신호를 디지탈 변조방식을 이용하여 1H 지연시킨후 1H지연시킨 비데오 신호를 드롭아웃 발생시 보정해주므로서 드롭아웃 현상에 의한 비데오 신호 및 음성신호의 나쁜 영향을 없애주는 것이었다.As the dropout occurs, the video signal and the video signal are adversely affected. Thus, in order to compensate for missing video signals, the video signal is delayed by 1H using a digital modulation method and then dropped out by 1H. By correcting the occurrence, it was to eliminate the bad effect of the video signal and the voice signal caused by the dropout phenomenon.

그러나 비데오 신호를 1H지연소자(1H DELAY)를 사용하여 1H지연시킨후 이를 드롭아웃 발생시 보정시켜주는 방식은 정확히 드롭아웃이 발생되었을때 보정시켜 주어야하므로 종래에는 복잡한 회로구성에 의하여 1H지연 스위칭 시간을 결정해 주었다.However, the method of compensating a video signal after a 1H delay using a 1H delay element (1H delay) and then dropping out should be corrected when a dropout occurs. I decided.

본 고안은 상기와 같은점을 감안하여 1H지연시킨 비데오 신호를 보정시키는 정확한 시점을 알리는 보정펄스를 발생시키는 회로를 제공하고자 하는 것으로 비데오 신호의 레벨이 오프셋 전압보다 낮거나 검출되지 않을경우 충전전압의 주기를 길게하여 이를 검출해낸후 기준전압과 비교하여 보정펄스를 발생시키도록 한 것으로 1H지연된 비데오 신호의 보정이 필요한 시점에서 보정펄스를 발생시키도록 한 것이다.The present invention aims to provide a circuit for generating a correction pulse that informs the correct time of correcting a 1H delayed video signal in view of the above. When the level of the video signal is lower than the offset voltage or is not detected, It is to detect this by making the period longer and to generate a correction pulse compared to the reference voltage. The correction pulse is generated when the 1H delayed video signal needs to be corrected.

이와같은 본 고안을 첨부도면에 의거 상세히 설명하면 다음과 같다.This invention is described in detail based on the accompanying drawings as follows.

테이프나 디스크에서 검출된 비데오 신호를 오프셋 전압(V3)과 비교하여 비데오 신호레벨이 낮게 검출되거나 비데오 신호가 검출되지 않는 부분을 찾아내는 비교기(CP1)와, 상기 비교기(CP1)의 출력펄스의 상승엣지에 트리거되어 일정 시정수(T)동안 로우레벨을 출력시키고 그이후에는 하이레벨을 출력시키는 단안정 멀티 바이브레이터(MT)와, 상기 단안정 멀티 바이브레이터(MT)의 출력을 증폭시키는 오피앰프(CP2)로 검출회로(10)을 구성 한다.Comparator (CP 1 ) for comparing the video signal detected from the tape or disk with the offset voltage (V 3 ) to find a portion where the video signal level is low or no video signal is detected, and the output pulse of the comparator (CP 1 ) Triggered on the rising edge of The detection circuit 10 includes a monostable multivibrator MT for outputting a low level during T) and a high level thereafter, and an op amp CP 2 for amplifying the output of the monostable multivibrator MT. Configure

이때 콘딜서(CP1)는 직류차단용 콘덴서이다,At this time, the capacitor CP 1 is a DC blocking capacitor.

그리고 상기 검출회로(10)의 출력펄스를 콘덴서(C2)와 저항(R2)으로 적분시키는 적분회로(5)와, 상기 적분회로(5)의 적분펄스를 기준전압(V1)과 비교하는 비교기(CP3)와, 상기 비교기(CP3)의 출력을 저항(R3)과 콘덴서(C3)로 구성된 분배회로(7)에서 분배시킨후 기준전압(V2)과 비교하여 보정펄스를 발생시키는 비교기(CP4)로 구성되어 진다.And an integration circuit 5 for integrating the output pulse of the detection circuit 10 with the capacitor C 2 and the resistor R 2 , and an integration pulse of the integration circuit 5 with a reference voltage V 1 . a comparator (CP 3) and, by comparing the output of the comparator (CP 3) and the resistor (R 3) and capacitor (C 3), the distribution circuit 7, the reference voltage (V 2) then partitioned consisting of correction pulses that It consists of a comparator (CP 4 ) that generates.

이와 같이 구성된 본 고안에서 먼저 레이저 디스크 및 테이프로부터 얻어진 비데오 신호는 제2도에 도시된 바와 같이 흠집이나 먼지등으로 인하여 비데오 신호의 크기가 작아지거나(제2도의 (a)부분) 비데오 신호가 누락되는(제2도의(b)부분) 현상이 발생될 수 있으며 이같이 비데오 신호의 크기가 작아지거나 누락된 경우에는 1H 지연시킨 비데오 신호를 보정시켜 주어야만 선명한 영상을 얻을 수 있는 것으로 본 고안은 상기와 같이 IH 지연시킨 비데오 신호를 정확히 보정시키는 보정펄스를 발생시키는 것이다.In the present invention configured as described above, the video signal obtained from the laser disk and the tape has a small video signal due to a scratch or dust as shown in FIG. 2 (part (a) of FIG. 2) or the video signal is missing. (Part (b) of FIG. 2) may occur, and in the case where the size of the video signal is small or missing, a clear image can be obtained only by correcting the video signal delayed by 1H. It generates a correction pulse that accurately corrects the IH delayed video signal.

즉 검출되어진 비데오 신호가 입력단자(A)에 제2도의 (a)에서와 같이 인가되면 콘덴서(C1)를 통한후 비교기(CP1)에 인가되어 으프셋 전압(V3)과 비교(WINDOW COMPARATOR)되므로서 비교기(CP1)의 출력측으로는 오프셋 전압(V3) 이상의 레벨을 갖는 비데오 신호만 제2도의 (b)에서와 같이 출력되게 된다.That is, if the detected video signal is applied to the input terminal A as shown in (a) of FIG. 2, it is applied to the comparator CP 1 after passing through the capacitor C 1 and compared with the offset voltage V 3 (WINDOW And a video signal having a level equal to or greater than the offset voltage V 3 is output to the output side of the comparator CP 1 as shown in FIG.

이때 제2도(a)와 같이 신호레벨이 오프셋 전압(V3)보다 낮을때나 제2도의 (b)와 같이 신호가 검출되지 않는 경우는 비교기(CP1)의 출력측으로 나타나지 않게 된다.In this case, when the signal level is lower than the offset voltage V 3 as shown in FIG. 2A or when no signal is detected as shown in FIG. 2B, the output side of the comparator CP 1 does not appear.

그리고 비교기(CP1)의 출력(제2도의 (b)파형)은 단안정 멀티 바이브레이터(MT)에 인가되게 되고 단안정 멀티바이브레이터(MT)는 제2도의 (b)파형의 상승엣지에서 트리거되어 일정한 시정수 동안(△T)로우레벨로 출력시키고 시정수(△T)가 지나면 하이레벨로 출력시킴으로서 단안정 멀티 바이브레이터(MT)의 출력은 제2도의 (c)에서와 같이 출력되게 된다.The output of the comparator CP 1 (waveform (b) in FIG. 2) is applied to the monostable multivibrator MT and the monostable multivibrator MT is triggered at the rising edge of the waveform (b) in FIG. The output of the monostable multivibrator MT is output as shown in (c) of FIG. 2 by outputting at a low level for a predetermined time constant (ΔT) and outputting a high level after the time constant (ΔT).

또한 단안정 멀티 바이브레이터(MT)의 출력(제2도의 (c)파형)은 오피앰프(CP2)에서 증폭된후 적분회로(5)에 인가되어 콘덴서(C2)에 충전되게 되므로서 적분회로(5)에서 적분되어 비교기(CP3)의 비반전 단자(+)에 인가되는 파형은 제2도의 (d)에서와 같이된다.In addition, the output of the monostable multivibrator MT (waveform (c) in FIG. 2) is amplified by the op amp CP 2 and then applied to the integrating circuit 5 to be charged in the condenser C 2 . The waveform integrated at (5) and applied to the non-inverting terminal (+) of the comparator CP 3 is as shown in (d) of FIG.

즉 적분회로(5)에서는 오피앰프(CP2)에서 증폭되어 출력되는 단안정 멀티 바이브레이트(MT)의 출력이 하이레벨 일때 콘덴서(C2)에 충전되어지고 로우레벨일때에는 방전되게 된다.That is, in the integrating circuit 5, the output of the monostable multi-vibration MT amplified and output from the op amp CP 2 is charged to the capacitor C 2 at the high level and discharged at the low level.

따라서 적분회로(5)에서 비데오 신호가 정상적으로 검출될 경우는 충전주기가 작아지고 비데오 신호 레벨이 낮거나(제2도의 (a)) 검출되지 않을 경우(제2도의 (c))에는 충전주기가 길어져 제2도의 (d)에서와 같이 비교기(CP3)의 비반전 단자(+)에 인가되게 된다.Therefore, when the video signal is normally detected in the integrating circuit 5, the charging period is small, and when the video signal level is low ((a) in FIG. 2) or when it is not detected ((c) in FIG. 2), the charging period is reduced. It is lengthened and applied to the non-inverting terminal + of the comparator CP 3 as shown in FIG.

이때 비교기(CP3)에서는 비반전 단자(+)로 인가되는 적분파형(제2도의 (d)파형)과 반전단자(-)로 인가되는 기준전압(V1)을 비교하여 기준전압(V1)보다 높은 충전전압(제2도의 (a) 및 (b)부분)을 검출하여 분배회로(7)에 인가시킨다.Reference voltage (V 1 by comparing the reference voltage (V 1) is applied to a - wherein the comparator (CP 3) the non-inverting terminal (+) integral waveform (second degree (d) the waveform) and an inverting terminal that is applied to () ) And a charge voltage higher than () (parts (a) and (b) in FIG. 2) is detected and applied to the distribution circuit 7.

그리고 비교기(CP3)에서 출력되어 분배회로(7)를 통과한 파형은 제2도의 (e)에서와 같으며 이러한 파형(제2도의 e)은 비교기 (CP1)에 인가되어 기준전압(V2)과 비교된후 기준전압(V2)보다 높을경우 제2도의 (f)와 같은 보정펄스를 발생시킨다.The waveform output from the comparator CP 3 and passed through the distribution circuit 7 is the same as in (e) of FIG. 2, and this waveform (e in FIG. 2) is applied to the comparator CP 1 to supply the reference voltage (V). When compared to 2 ) and higher than the reference voltage (V 2 ) generates a correction pulse as shown in (f) of FIG.

결국 비교기(CP4)의 출력측에서 출력되는 보정펄스는 제2도(a)와 같이 신호레벨이 오프셋 전압((V3)보다 낮은 경우나 신호가 검출되지 않을 경우 발생하게 되고 제2도의 (f)에서와 같이 보정펄스가 발생되어지면 1H지연시킨 비데오 신호를 보정시켜 주어 정상적으로 신호가 검출되지 않더라도 깨끗한 영상을 즐길수 있게하여 준다.As a result, the correction pulse output from the output side of the comparator CP 4 is generated when the signal level is lower than the offset voltage (V 3 ) or when no signal is detected as shown in FIG. When the correction pulse is generated as in), the video signal delayed by 1H is corrected so that the user can enjoy the clear image even if the signal is not detected normally.

이 같이 1H지연시킨 비데오신호를 보정시키는 보정펄스(제2도의 (f)가 발생하는 시간은 제2도의 (a) 및 (b)에 표시된 비데오 신호 레벨이 낮을 경우나 비데오신호가 검출되지 않을경우로 이때에는 적분회로(5)의 충전주기가 길어져 충전전압이 상승하게되고 이를 기준전압(V1)으로 비교하여 검출한후 다시 기준전압(V2)과 비교하여 밭생시키게되며 제2도의 (a) 및 (b)부분의 드롭아웃이 사라지면 정상적인 비데오 신호가 한개 검출되고난후 보정펄스가 끝나게 되므로서 보다 선명한 화상을 대할 수 있는 것이다.The correction pulse for correcting the video signal delayed by 1H as described above (when (f) of FIG. 2 is generated when the video signal level shown in (a) and (b) of FIG. 2 is low or when no video signal is detected) In this case, the charging cycle of the integrating circuit 5 is increased to increase the charging voltage, which is compared with the reference voltage (V 1 ), detected, and then compared with the reference voltage (V 2 ). If the dropouts of) and (b) disappear, one normal video signal is detected, and the correction pulse is terminated.

이상에서와 같이 본 고안은 비데오 신호의 비정상직인 검출 판단하여 정상직인 비데오 신호가 인가되지 않을 경우는 보정펄스를 발생시켜 1H지연시킨 비데오 신호를 보정시킴으로서 깨끗한 영상을 얻을 수 있도록한 것으로 비데오 신호가 오프셋 전압 이하로 검출되거나 비데오 신호가 검출되지 않는 시점을 검출하여 보정펄스를 발생시킴으로서 정확한 위치에서 1H지연시킨 비데오 신호를 보정시켜 선명한 화상을 얻을 수 있는 효과가 있는 것이다.As described above, the present invention is to determine the abnormal detection of the video signal, and when the normal signal is not applied, a correction pulse is generated to correct the video signal delayed by 1H so that a clear image can be obtained. By generating a correction pulse by detecting a time when the voltage is detected below the voltage or when the video signal is not detected, a clear image can be obtained by correcting the video signal delayed by 1H at the correct position.

Claims (1)

테이프나 디스크에서 검출된 비데오 신호를 오프셋 전압(V3)과 비교하여 신호레벨이 낮게 검출되거나 검출되지 않는 부분을 찾아내는 비교기(CP1)와, 상기 비교기(CP1)의 출력펄스의 상승엣지에 트리거되어 시정수(T)동안 로우레벳을 유지시키는 단안정 멀티 바이브레이터 (MT)와, 상기 단안정 멀티 바이브레이터(MT)의 출력을 증폭시키는 오피앰프(CP2)로 구성된 검출회로(10)를 구비하고 상기 검출회로(10)의 출력펄스를 적분시키는 적분회로(5)를 구비하여 상기 적분회로(5)의 적분 출력을 기준전압(V1)과 비교하는 비교기(CP3)를 구비하고 상기 비교기(CP3)의 출력을 분배회로(7)에서 분배한후 기준전압(V2)과 비교하여 보정펄스를 발생시키는 비교기(CP4)를 구비하여된 비데오 신호의 보정시 보정 펄스 발생회로.The comparator CP 1 for comparing the video signal detected from the tape or the disk with the offset voltage V 3 to find a portion where the signal level is low or not detected, and the rising edge of the output pulse of the comparator CP 1 . Triggered time constant ( And a detection circuit (10) comprising a monostable multivibrator (MT) for holding a low level during T), and an op amp (CP 2 ) for amplifying the output of the monostable multivibrator (MT). by having an integrated circuit (5) for integrating the output pulse of 10) and a comparator (CP 3) for comparing the reference voltage (V 1), an integration output of said integration circuit (5) of the comparator (CP 3) A compensating pulse generating circuit for compensating a video signal provided with a comparator (CP 4 ) for distributing an output in a distributing circuit (7) and generating a compensating pulse by comparing with a reference voltage (V 2 ).
KR2019850018506U 1985-12-30 1985-12-30 Compensation pulse generating circuit for compensating video signal KR910003210Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850018506U KR910003210Y1 (en) 1985-12-30 1985-12-30 Compensation pulse generating circuit for compensating video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850018506U KR910003210Y1 (en) 1985-12-30 1985-12-30 Compensation pulse generating circuit for compensating video signal

Publications (2)

Publication Number Publication Date
KR870011150U KR870011150U (en) 1987-07-15
KR910003210Y1 true KR910003210Y1 (en) 1991-05-13

Family

ID=19247888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850018506U KR910003210Y1 (en) 1985-12-30 1985-12-30 Compensation pulse generating circuit for compensating video signal

Country Status (1)

Country Link
KR (1) KR910003210Y1 (en)

Also Published As

Publication number Publication date
KR870011150U (en) 1987-07-15

Similar Documents

Publication Publication Date Title
EP0532354B1 (en) Clamp circuit for clamping video signal including synchronizing signal
IE62247B1 (en) Method and apparatus for preventing the copying of a video program.
US4737723A (en) Drop-out detection circuit
KR910003210Y1 (en) Compensation pulse generating circuit for compensating video signal
EP0142188B1 (en) Signal-dropout correction circuit for correcting video signals disturbed by signal dropouts
KR20000076213A (en) Peak detection apparatus
JPH06338137A (en) Flaw-resistant envelope follower and apparatus for processing of signal from data storage device
US4509078A (en) Dropout compensation circuit
US4667241A (en) Ghost cancelling system
US4621288A (en) Reference time detecting circuit
FR2462832A1 (en) AUTOMATIC CONTROL CIRCUIT OF THE CHROMINANCE LEVEL
US3571525A (en) Pilot signal playback clamping during dropouts to prevent spurious time-base errors
EP0398372B1 (en) Drop out compensation circuit
KR0178749B1 (en) Circuit for detecting an envelope
KR940000972B1 (en) Reproduced fm signal processing circuit
US4359755A (en) Gating network for a sampling circuit
US4618891A (en) Reference time detecting circuit
JP3141032B2 (en) A method for adaptively controlling the presence or absence of a copy protection signal
KR860001002Y1 (en) Noise detecting circuit of video signal
JPH0725900Y2 (en) Recording system discrimination circuit
JP2808600B2 (en) Sync separation circuit
JPH03207186A (en) Dropout detecting circuit
JPS6142335B2 (en)
JPH0668548A (en) Envelope detection circuit
JPH0662271A (en) Synchronizing signal separating circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee