KR910002031Y1 - Remaining signal removal circuit on viss rocording - Google Patents

Remaining signal removal circuit on viss rocording Download PDF

Info

Publication number
KR910002031Y1
KR910002031Y1 KR2019880010936U KR880010936U KR910002031Y1 KR 910002031 Y1 KR910002031 Y1 KR 910002031Y1 KR 2019880010936 U KR2019880010936 U KR 2019880010936U KR 880010936 U KR880010936 U KR 880010936U KR 910002031 Y1 KR910002031 Y1 KR 910002031Y1
Authority
KR
South Korea
Prior art keywords
signal
predetermined
control
microcomputer
switching
Prior art date
Application number
KR2019880010936U
Other languages
Korean (ko)
Other versions
KR900003639U (en
Inventor
박현종
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880010936U priority Critical patent/KR910002031Y1/en
Publication of KR900003639U publication Critical patent/KR900003639U/en
Application granted granted Critical
Publication of KR910002031Y1 publication Critical patent/KR910002031Y1/en

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.No content.

Description

비디오 테이프 비스 기록시 잔류신호 제거회로Residual Signal Rejection Circuit for Video Tape Recording

제 1 도는 본 고안에 따른 회로도.1 is a circuit diagram according to the present invention.

제 2 도는 제 1 도에 따른 동작파형도.2 is an operating waveform diagram according to FIG.

제 3 도는 제 1 도에 따른 흐름도.3 is a flow chart according to FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 제어헤드 10 : 제어펄스증폭부1: control head 10: control pulse amplifier

20 : 마이컴 30 : 비스신호증폭부20: Micom 30: Vis signal amplifier

40 : 고주파 바이어스신호 생성부 50 : 고주파 바이어스신호 출력제어부40: high frequency bias signal generation unit 50: high frequency bias signal output control unit

60 : 절환스위치 70 : 비스키이60: selector switch 70: biskie

본 고안은 비디오 테이프 비스기록시 잔류 신호제거회로에 관한 것으로, 특시 비스방식 기록시 잔류되어 있는 제어신호를 완건히 제거할 수 있는 비디오 테이프 비스기록시 잔류신호 제거회로에 관한 것이다.The present invention relates to a video tape bisgi- oxy residual signal removal circuit, and more particularly, to a video tape bisgi- oxy residual signal removal circuit capable of completely removing control signals remaining in non-video recording.

일반적으로 비스방식(Viss : VHS index search system)은 소정테이프의 재생중 사용자가 원하는 부분이 나타나면 그 부분의 제어신호를 특수 코드화 기록하므로써 반복 재생시 필요한 부분을 빠른 시간내에 찾을 수 있는 방식을 말한다.In general, the Vis method (Viss: VHS index search system) refers to a method of quickly searching for a necessary part of repeated playback by specially recording a control signal of that part when a desired part appears during playback of a predetermined tape.

종래에는 소정 비디오테이프에 기록할려는 신호와 제거용 신호를 합하여 전류 증폭한뒤 잔류되어 있는 신호위에 중첩 기록함으로써 소거효과를 얻어 왔다. 그러나 이와같은 방식은 많은 잔류가 소비될 뿐만 아니라 제거신호와 잔류신호의 타이밍 불일치로 인해 잔류신호를 완전히 제거할 수 없는 문제점이 있어왔다.Conventionally, an erasing effect has been obtained by combining a signal to be recorded on a predetermined video tape with a removal signal, amplifying the current, and overwriting the signal on the remaining signal. However, such a method has a problem that not only a large amount of residual is consumed but also a residual signal cannot be completely removed due to timing mismatch between the removal signal and the residual signal.

따라서 본 고안의 목적은 소정의 테이프에 기록되어 있는 잔류신호를 교류바이어스 소거법을 이용하여 짧은시간에 완전제거할 수 있는 비디오테이프 비스기록시 잔류신호 제거회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a video tape bisgioxy residual signal removal circuit capable of completely removing a residual signal recorded on a predetermined tape in a short time using an AC bias erase method.

이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 고안에 따른 회로도로서 소정의 테이프에 기록된 제어신호를 발췌하는 제어헤드(1)와 상기 제어신호를 증폭하여 캡스턴 모터제어신호 입력단자(91)로 입력하는 제어신호증폭부(10)와 상기 제어신호증폭부(10)의 제어신호를 입력하여 소정의 제어수준에 따라 소정의 스위치 절환신호(B), 소정의 비스신호(C), 소정의 출력제어신호(D), 소정의 스위칭신호(E)를 생성 출력하는 마이컴(20)와 상기 마이컴(20)의 소정의 비스신호를 입력하여 소정 증폭한뒤 상기 마이컴(20)의 소정의 스위치 절환신호에 따라 상기 제어헤드(1)로 입력하는 비스신호증폭부(30)와, 고주파발생기(41), 트랜지스터(42), 저항(43), 캐패시터(44)로 구성되어 상기 마이컴(20)의 스위칭신호가 입력함에 따라 스위칭되어 소정의 고주파 바이어스 신호를 생성 출력하는 고주파바이어스신호생성부(40)와, 앤드게이트(51), 다이오드(52)로 구성되어 상기 마이컴(20)의 소정의 출력제어신호에 따라 상기 고주파 바이어스신호를 상기 제어헤드(1)로 입력하는 고주파바이어스신호 출력제어부(50)와, 상기 마이컴(20)의 소정의 스위칭절환신호(B)가 없을 경우에 상기 제어헤드(1)를 상기 제어신호증폭부(10)로 연결하고 소정의 스위칭절환신호(B)가 있을 경우에 상기 자기헤드(1)를 상기 비스신호증폭부(30) 및 고주파바이어스신호 출력제어부(50)로 동시에 연결하는 절환스위치(60)와, 사용자에 의해 상기 마이컴(20)의 비스기록시점을 제어하는 비스키이(70)로 구성된다.1 is a circuit diagram according to the present invention, a control head 1 for extracting a control signal recorded on a predetermined tape and a control signal amplifier 10 for amplifying the control signal and inputting it to the capstan motor control signal input terminal 91. ) And the control signal of the control signal amplifying unit 10 by inputting a predetermined switch switching signal (B), a predetermined vis signal (C), a predetermined output control signal (D), and a predetermined value according to a predetermined control level. The microcomputer 20 generating and outputting the switching signal E and the predetermined bis signal of the microcomputer 20 are inputted and amplified, and then the control head 1 according to the predetermined switch switching signal of the microcomputer 20. The bis signal amplifier 30, a high frequency generator 41, a transistor 42, a resistor 43, and a capacitor 44 which are inputted as High frequency bias signal to generate high frequency bias signal A high frequency bias signal output comprising a voice part 40, an end gate 51, and a diode 52 for inputting the high frequency bias signal to the control head 1 according to a predetermined output control signal of the microcomputer 20. When the control unit 50 and the predetermined switching switching signal B of the microcomputer 20 do not exist, the control head 1 is connected to the control signal amplifier 10 and the predetermined switching switching signal B is used. A switching switch 60 for simultaneously connecting the magnetic head 1 to the bis signal amplifier 30 and the high frequency bias signal output controller 50, and a bis write of the microcomputer 20 by a user. It consists of the biskey 70 which controls a viewpoint.

제2도는 본 고안에 따른 동작파형도로서 (a)는 제어펄스 증폭부(10)의 제어신호(A)의 파형이며, (b)는마이컴(20)의 스위치 절환신호(B)의 파형이고, (c)는 마이컴(20)의 비스신호(C)의 파형이며, (d)는 마이컴(20)의 출력제어신호(D)의 파형이고, (e)는 마이컴(20)의 스위칭신호(E)의 파형이며, (f)는 고주파 바이어스신호 생성부(40)의 고주파 바이어스 신호의 파형이다.2 is an operating waveform diagram according to the present invention (a) is a waveform of the control signal A of the control pulse amplifier 10, (b) is a waveform of the switch switching signal (B) of the microcomputer 20 (c) is a waveform of the bis signal C of the microcomputer 20, (d) is a waveform of the output control signal D of the microcomputer 20, and (e) is a switching signal of the microcomputer 20 (e). E is a waveform, and (f) is a waveform of the high frequency bias signal of the high frequency bias signal generator 40.

제3도는 제1도에 따른 흐름도이다.3 is a flow chart according to FIG.

이하 본 고안을 제1,2,3도를 참조하여 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to FIGS. 1, 2, and 3.

제어헤드(1)은 소정의 테이프에서 제2도(a)와 같은 제어신호(A)를 발췌하여 절환스위치(60)을 통해 제어신호증폭부(10)로 입력하고 상기 제어신호증폭부(10)는 입력된 제어신호를 증폭하여 캡스턴모터제어신호 입력단자(91)로 입력하는 동시에 상기 마이컴(20)으로 입력한다.The control head 1 extracts a control signal A as shown in FIG. 2A from a predetermined tape, inputs it to the control signal amplifier 10 through the switch 60, and the control signal amplifier 10 ) Amplifies the input control signal and inputs it to the capstan motor control signal input terminal 91, and simultaneously inputs it to the microcomputer 20.

한편 사용자가 소정의 테이프 재생중 비스방식(viss)기록을 원하는 부분이 나타나면 비스키이(70)을 누르면 이에 따라 상기 마이컴(20)은 입력된 제어신호(A)를 이용하여 제3도와 같은 제어과정으로 제2도(b),(c),(d),(e)와 같은 소정의 스위칭절환신호(B), 소정의 비스신호(C), 소정의 출력제어신호(D), 소정의 스위칭신호(E)를 각각 생성 출력한다. 여기서 상기 마이컴(20)의 제2도(b)와 같은 소정의 스위칭절환신호(B)는 절환스위치(6)로 입력하며 이에 대응하여 상기 절환스위치(60)은 상기 제어헤드(1)을 비스신호증폭부(30) 및 고주파바이어스 신호 출력제어부(50)로 동시에 연결한다. 또한 상기 마이컴(20)의 제2도(c)와 같은 소정의 비스신호(C)는 비스신호증폭부(30)로 입력하고 상기 비스신호증폭부(30)는 입력한 소정의 비스신호를 증폭한뒤 절환스위치(60)을 통해 제어헤드(1)로 입력하여 사용자가 원하는 제어신호를 비스방식(viss)으로 코드화한다.On the other hand, if a user wants to record a vis method during a predetermined tape playback, when the user presses the visky 70, the microcomputer 20 uses the input control signal A to control the process as shown in FIG. Predetermined switching switching signal (B), predetermined bis signal (C), predetermined output control signal (D), predetermined switching as shown in FIGS. 2 (b), (c), (d), and (e). Each signal E is generated and output. Here, the predetermined switching switching signal B as shown in FIG. 2B of the microcomputer 20 is input to the switching switch 6, and correspondingly, the switching switch 60 serves to control the control head 1. The signal amplifier 30 and the high frequency bias signal output controller 50 are simultaneously connected. In addition, the predetermined bis signal C as shown in FIG. 2C of the microcomputer 20 is input to the bis signal amplifier 30, and the bis signal amplifier 30 amplifies the predetermined bis signal. After input to the control head (1) through the changeover switch 60, the control signal desired by the user is coded in a vis method (viss).

그리고 상기 마이컴(20)의 제2도(d)와 같은 비스신호 기록구간 즉 61싸이클 동안 "하이"를 출력하는 소정의 출력제어신호(D)는 앤드게이트(51)의 하단자로 입력하고 상기 마이컴(20)의 제2도(e)와 같은 소정의 스위치신호(E)는 트랜지스터(42)의 베이스단자로 입력한다. 이때 상기 트랜지스터(42)는 베이스로 입력한 스위칭신호(E)에 의해 스위칭되며 이에 대응하여 고주파발생기(41)는 소정의 고주파신호를 생성 출력한다. 상기 고주파발생기(41)는 소정의 고주파시니호를 생성 출력한다. 상기 고주파발생기(41)에서 출력하는 고주파신호는 캐패시터(44)에 의해 제2도(f)와 같은 고주파 바이어스신호(12)로 변환 후 상기 앤드게이트(51)의 다른 단자로 입력한다. 그러므로 상기 앤드게이트(51)의 고주파 바이어스신호(F)를 역전류 방지용 다이오드(52) 및 절환스위치(60)을 통해 상기 제어헤드(1)로 입력하여 제2도(A)의 부(-)신호 즉 잔류신호를 교류자계 바이어스법으로 소거한다.In addition, a predetermined output control signal D for outputting “high” during the non-signal recording period, that is, 61 cycles as shown in FIG. 2D of the microcomputer 20, is input to the lower end of the AND gate 51 and the microcomputer is input. The predetermined switch signal E as shown in FIG. 2E of FIG. 20 is input to the base terminal of the transistor 42. In this case, the transistor 42 is switched by the switching signal E input to the base, and the high frequency generator 41 generates and outputs a predetermined high frequency signal. The high frequency generator 41 generates and outputs a predetermined high frequency signal. The high frequency signal output from the high frequency generator 41 is converted into the high frequency bias signal 12 as shown in FIG. 2 (f) by the capacitor 44 and input to the other terminal of the AND gate 51. Therefore, the high frequency bias signal F of the AND gate 51 is inputted to the control head 1 through the reverse current prevention diode 52 and the switching switch 60 to negative (-) of FIG. The signal, that is, the residual signal, is erased by the AC magnetic field bias method.

상술한 바와같이 본 고안은 소정의 테이프에 기록되어 있는 잔류신호를 교류바이어스법으로 소거하므로 짧은 시간에 완전제거할 수 있을 뿐만 아니라 전류의 소비도 줄일 수 있는 잇점이 있다.As described above, the present invention erases the residual signal recorded on a predetermined tape by the AC bias method, so that not only can it be completely removed in a short time but also the current consumption can be reduced.

Claims (1)

비디오 테이프 비스기록시 잔류신호 제거회로에 있어서, 소정의 테이프에 기록된 제어신호를 발췌하는 제어헤드(1)와 상기 제어신호를 증폭하여 캡스턴 모터제어신호 입력단자(91)로 출력하는 제어신호증폭부(10)와, 상기 제어신호증폭부(10)의 제어신호를 입력하여 소정의 제어수준에 따라 소정의 스위치 절환신호, 소정의 비스신호, 소정의 출력제어신호, 소정의 스위칭신호를 생성 출력하는 마이컴(20)와, 상기 마이컴(20)의 소정의 비스신호를 입력하여 소정 증폭한뒤 상기 마이컴(20)의 소정의 스위치 절환신호에 따라 상기 제어헤드(1)로 입력하는 고주파 바이어스신호 비스신호증폭부(30)와, 상기 마이컴(20)의 스위칭신호가 입력함에 따라 스위칭되어 소정의 고주파 바이어스 신호를 생성 출력하는 고주파바이어스신호생성부(40)와 상기 마이컴(20)의 소정의 출력제어신호에 따라 상기 고주파 바이어스신호를 상기 제어헤드(1)로 입력하는 출력제어부(50)와, 상기 마이컴(20)의 소정의 스위칭 절환신호가 없을 경우에 상기 제어헤드(1)을 상기 제어신호증폭부(10)로 연결하고 소정의 스위칭절환신호가 있을 경우에 상기 제어헤드(1)을 상기 비스신호증폭부(30) 및 고주파바이어스신호 출력제어부(50)로 동시에 연결하는 절환스위치(60)와, 사용자에 의해 상기 마이컴(20)의 비스 기록 시점을 제어하는 비스키이(70)로 구성됨을 특징으로 하는 비디오테이프 비스 기록시 잔류신호제거회로.In the video tape bisgi-roxi residual signal elimination circuit, a control head amplifying a control signal recorded on a predetermined tape and a control signal amplifying the control signal and outputting the amplified control signal to the capstan motor control signal input terminal 91. The control unit 10 and the control signal of the control signal amplifying unit 10 are input to generate a predetermined switch switching signal, a predetermined bis signal, a predetermined output control signal, and a predetermined switching signal according to a predetermined control level. A high-frequency bias signal bus inputted to the control head 1 according to a predetermined switch switching signal of the microcomputer 20 by inputting and amplifying a predetermined bis signal of the microcomputer 20 and the microcomputer 20 The signal amplifier 30 and the switching signal of the microcomputer 20 are switched to be input to generate a predetermined high frequency bias signal. The high frequency bias signal generator 40 and the microcomputer 20 are small. Output control unit 50 for inputting the high frequency bias signal to the control head 1 according to the output control signal of the control head 1 and the control head 1 when the predetermined switching switching signal of the microcomputer 20 is not present. A switching switch for connecting to the control signal amplifier 10 and simultaneously connecting the control head 1 to the bis signal amplifier 30 and the high frequency bias signal output controller 50 when there is a predetermined switching switch signal; 60) and a biskey (70) for controlling the vis writing time point of the microcomputer (20) by the user.
KR2019880010936U 1988-07-05 1988-07-05 Remaining signal removal circuit on viss rocording KR910002031Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880010936U KR910002031Y1 (en) 1988-07-05 1988-07-05 Remaining signal removal circuit on viss rocording

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880010936U KR910002031Y1 (en) 1988-07-05 1988-07-05 Remaining signal removal circuit on viss rocording

Publications (2)

Publication Number Publication Date
KR900003639U KR900003639U (en) 1990-02-08
KR910002031Y1 true KR910002031Y1 (en) 1991-03-30

Family

ID=19277176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880010936U KR910002031Y1 (en) 1988-07-05 1988-07-05 Remaining signal removal circuit on viss rocording

Country Status (1)

Country Link
KR (1) KR910002031Y1 (en)

Also Published As

Publication number Publication date
KR900003639U (en) 1990-02-08

Similar Documents

Publication Publication Date Title
KR930009531B1 (en) Signal recording apparatus
KR910002031Y1 (en) Remaining signal removal circuit on viss rocording
KR930000774Y1 (en) Apparatus for recording control coding of vtr
KR910001306Y1 (en) Automatic alarm circuit using the function of reservative recording
KR870000985Y1 (en) Recording adjustment device of video tape recorder
JPS5814410Y2 (en) Tape recorder erasing device
KR910004668Y1 (en) Mic dubbing control device for duble cassette recorder
KR200145865Y1 (en) Circuit for recording/erasing in vcr
KR910004720Y1 (en) Audio dubbing circuit using transistor
KR890000153Y1 (en) Tape record and reproducing and detecting circuit
US4941058A (en) Data signal recording/reproduction apparatus of a VCR
KR960006338B1 (en) Compact disk player controller
KR0127344B1 (en) Caotuibediting device
KR870000045B1 (en) Automatic repeat cassette device
KR960005405B1 (en) Circuit for preventing erasing during play of vcr
JPS645178A (en) Magnetic video recording and reproducing device
KR900010116Y1 (en) Automatic program selecting circuit for vtr
SU960931A1 (en) Device for magnetic recording
KR900005135Y1 (en) Automatic dubbing system of vcr
KR900000880A (en) Regeneration control method and circuit of video cassette recorder
JPS5629816A (en) Magnetic recording and reproduction unit
JPH04180301A (en) Circuit for removing mode switching noise for electronic equipment
JPS6353622B2 (en)
KR19990056455A (en) Audio dubbing device of video cassette recorder
JPH0659016B2 (en) Magnetic head read signal amplification circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020227

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee