KR910000540Y1 - Digital noise inverter circuit - Google Patents
Digital noise inverter circuit Download PDFInfo
- Publication number
- KR910000540Y1 KR910000540Y1 KR2019860011689U KR860011689U KR910000540Y1 KR 910000540 Y1 KR910000540 Y1 KR 910000540Y1 KR 2019860011689 U KR2019860011689 U KR 2019860011689U KR 860011689 U KR860011689 U KR 860011689U KR 910000540 Y1 KR910000540 Y1 KR 910000540Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- noise
- digital
- output
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
Abstract
내용 없음.No content.
Description
제1도는 합성영상신호에 노이즈가 발생함을 보인 파형도.1 is a waveform diagram showing that noise is generated in a composite video signal.
제2도는 본 고안에 따른 디지털 노이즈 인버터 회로.2 is a digital noise inverter circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 노이즈 인버터 제어회로 TSB1-TSB2″ : 트라이 스테이트 버퍼10: noise inverter control circuit TSB1-TSB2 ″: tri-state buffer
R1-R2″ : 저항 BUF1-BUF2″ : 버퍼R1-R2 ″: resistor BUF1-BUF2 ″: buffer
본 고안은 합성 영상신호의 포함되어 있는 잡음(Noise)를 제거하는 회로에 관한 것으로, 특히 디지털화된 합성영상신호에 포함되어 입력되는 잡음(Noise)를 제거하는 디지털 노이즈 인버터회로에 관한 것이다.The present invention relates to a circuit for removing noise included in a composite video signal, and more particularly, to a digital noise inverter circuit for removing a noise included in a digitized composite video signal.
통상적으로 잡음(Noise)은 모터의 회전, 자동차의 엔진, 형광등의 온ㆍ오프 등에 의해서 쉽게 발생되어 라디오 전파에 쉽게 매칭된다.Normally, noise is easily generated by the rotation of a motor, an engine of a vehicle, on / off of a fluorescent lamp, etc., and is easily matched to radio waves.
한편 잡음이 포함된 합성영상신호를 수신하여 브라운관(Braun Tube ; Cathod eray tube)과 같은 디스플레이 장치를 통하여 영상신호를 시청할 때에는 잡음을 스포트(Spot) 현상을 일으켜 시청하는데 눈에 피로를 주는 동시에 영상 화면에 잡음에 의한 백색이 나타남으로 시청거부감 같은 것을 주는 문제가 있었다.On the other hand, when watching a video signal through a display device such as a Braun tube (Catun Tube) by receiving a composite video signal containing noise, it causes spot phenomenon to give noise to the eyes and at the same time There was a problem of giving the viewer a feeling of rejection because of the appearance of white by noise.
특히 디지털 텔리비죤 등과 같은 디지털 시그날 프로세싱(Digital Processing)을 거치는 제품에서는 아나로그 영상 신호를 디지털신호로 변환하여 주는 아날로그 디지털 변환회로가 들어가는데, 잡음(Noise)이 포함된 합성영상 신호를 아나로그/디지탈 변환하여 출력할때에는 아나로그/디지탈 변환 범위를 벗어나는 오버플로우(Over Flow)가 발생하여 정상적인 영상신호와의 잡음이 발생된다.In particular, products that undergo digital signal processing such as digital television include analog-to-digital conversion circuits that convert analog video signals to digital signals.Analog / digital When converting and outputting, an overflow occurs outside the analog / digital conversion range and noise with a normal video signal is generated.
예를 들면, 소정의 진폭 레벨을 가지는 영상신호에 전술한 바와 같은 외적요인에 의해 임펄스 잡음(Impulse Noise ; Impulsive Noise)가 삽입된 상태에서 상기 영상 신호를 아나로그/디지탈 변환기를 이용하여 디지털 변환시 상기 임펄스 잡음의 레벨이 영상신호 최대의 레벨값보다 크므로 디지털 변환 범위를 벗어나게 된다. 따라서, 아나로그/디지탈 변환기로 부터는 디지털 변환 영역을 벗어났다는 오버플로우(overflow)신호가 출력된다.For example, when the digital signal is digitally converted using an analog / digital converter in a state in which impulsive noise is inserted into the video signal having a predetermined amplitude level by the external factors as described above, Since the level of the impulse noise is larger than the level value of the video signal maximum, it is out of the digital conversion range. Therefore, an overflow signal indicating that the digital-to-digital converter is out of the digital conversion area is output.
상기와 같이 오버플로우가 발생된 영상데이터를 디지털 시그날 프로세싱하여 디스플레이 장치를 통하여 시청할때에는 브라이트 스포트(Bright Spot)가 발생되어 시청시 눈에 피로를 주는 문제가 있었다.As described above, when a digital signal is processed and processed through the display device, the overflow occurs and a bright spot is generated, which causes eye fatigue.
한편 상기와 같은 문제점을 제거하기 위한 종래의 회로는 직접회로 제작사(IC Maker)에서 지정하는 칩(Chip)만을 사용함으로써 원가상승의 요인이 되었으며 직접회로 제작사에서 지정한 칩의 기능만으로 동작하기 때문에 부가적인 기능의 첨가가 어려운 문제가 있었다.On the other hand, the conventional circuit for eliminating the problems described above has been a factor of the cost increase by using only the chip designated by the IC maker, and since it operates only with the function of the chip designated by the IC manufacturer, There was a problem that the addition of the function was difficult.
따라서 본 고안의 목적은 간단한 회로로써 외부의 잡음으로 인해 영상신호에 포함된 잡음을 제거하는 디지털 노이즈 인버터회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a digital noise inverter circuit that removes noise included in an image signal due to external noise as a simple circuit.
상기의 목적을 달성하기 위한 본 고안은 노이즈 제거신호와 오버플로우의 신호를 입력하여 상기 두 신호의 입력상태에 따라 노이즈 인버팅 제어신호를 출력하는 노이즈 인버터 제어회로와, 아나로그/디지탈 변환된 합성영상신호와 상기 노이즈 인버팅 제어신호를 입력하여 노이즈 인버팅 제어신호에 입력논리 상태에 의해 디지털 변환된 영상신호를 출력하는 스위칭수단과, 상기 스위칭수단에서 출력하는 신호를 풀다운 및 풀업하기 위한 레벨변환 수단과, 상기 스위칭 수단과 레벨변환 상기 수단에 의해 출력되는 신호를 입력하여 완충하여 출력하는 버퍼수단 회로를 구성함을 특징으로 한다.The present invention for achieving the above object is a noise inverter control circuit for inputting a noise cancel signal and an overflow signal and outputting a noise inverting control signal according to the input state of the two signals, and analog / digital conversion synthesis Switching means for inputting a video signal and the noise inverting control signal to output a video signal digitally converted to the noise inverting control signal by an input logic state, and a level conversion for pulling down and pulling up a signal output from the switching means; And a buffer means circuit for inputting, buffering, and outputting a signal output by the switching means and the level shifting means.
이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 영상신호에 잡음이 포함된 파형도로서 파형중(A)는 영상신호이며, (B)는 영상신호(A)에 포함된 잡음(Noise)이고, (C)는 상기 영상신호(A)와 잡음(B)이 도시하지 않는 아나로그/디지탈 변환기에 의해 디지털 데이터 값으로 변환된 것을 보인 도면이다.FIG. 1 is a waveform diagram in which noise is included in a video signal, wherein A is a video signal, B is noise included in a video signal A, and C is the video signal A. FIG. And noise B are converted into digital data values by an analog / digital converter (not shown).
이때 상기 제1도에서 VLOW가 VHIGH는 아나로그/디지탈 변환기(도시하지 않음)에 설정된 기준전압으로서 VLOW는 입력 아나로그 영상신호를 디지털 데이터 ″0″변환하기 위한 최저 설정 레벨이고, VHIGH는 입력 아나로그 영상신호를 디지털 데이터 2n-ℓ로 변환하기 위한 탑(Top)레벨이다.Here, in FIG. 1, V LOW is V HIGH, which is a reference voltage set in an analog / digital converter (not shown), and V LOW is a minimum setting level for converting an input analog video signal to digital data ″ 0 ″. HIGH is the top level for converting the input analog video signal into digital data 2 n-ℓ .
상기와 같이 아나로그 디지털 변환 범위가 설정된 아나로그/디지탈 변환기에 설정된 찹 레벨의 기준전압 VHIGH보다 높은 전위를 갖는 아나로그 신호가 입력되면 A/D(Analog to digital) 변환 범위를 벗어났음을 나타내는 오버플로우를 발생한다.As described above, when an analog signal having a potential higher than the reference voltage V HIGH of the chop level set in the analog / digital converter in which the analog digital conversion range is set is input, it indicates that it is out of the analog to digital (A / D) conversion range. Cause an overflow.
그리고 상기와 같은 영상신호(A)의 전압 레벨이 높아짐에 따라 백색(White)에 가까워지게 되고 영상신호(A)의 전압이 중간정도를 유지하면 사람이 쉽게 식별하기 쉬운 회색(Gray)에 근접하며, 전압의 값이 저전압에 가까우면 흑색(Black)에 접근하는 색상이 되며, 이는 아나로그/디지탈 변환기(도시하지 않았음)에서 디지털로 변환되어 출력될시 제1c도와 같은 데이터로 변환된다.As the voltage level of the image signal A is increased, the voltage becomes closer to white. When the voltage of the image signal A is maintained at a medium level, the image signal A is close to gray, which is easily recognized by a human. When the value of the voltage is close to the low voltage, it becomes a color approaching black, which is converted into data as shown in FIG. 1C when it is digitally converted and output by an analog / digital converter (not shown).
또한 아나로그/디지탈 변환기에서 출력되는 데이터값이 제1도(C)의 (a)값이면 최소값으로 흑색(Black) 신호를 나타내고, (C)의 (b)값이면의 중간값으로써 회색(Gray) 신호를 나타내며, (C)의 (c)값이면의 최대 값으로써 백색(White)신호를 나타낸다.If the data value output from the analog-to-digital converter is the value (a) in FIG. 1C, the minimum value represents a black signal, and the value (b) in (C) The median of represents gray signal, and if (c) of (c) The maximum value of denotes a white signal.
(상기에서 n은 ″0″이 아닌 자연수로서 아나로그/디지탈 변환기의 출력 데이터 비트 수를 나타낸다.)(In the above, n is a natural number, not ″ 0 ″, and represents the output data bit number of the analog / digital converter.)
따라서, 제1도의 A와 같이 도시된 영상신호를 입력하여 디지털 변환 출력하는 아나로그/디지탈 변환기에 설정된 상한 기준레벨(VHIGH)을 초과하는 임펄스형 노이즈(B)가 삽입되면, 상기 아나로그/디지탈 변환기는 변환 전압 범위를 벗어나는 오버플로우(overflow)를 출력하게 된다.Therefore, when the impulse noise B exceeding the upper limit reference level V HIGH set in the analog / digital converter which inputs and converts the video signal shown in FIG. The digital converter will output an overflow outside the conversion voltage range.
상기와 같이 오버플로우가 발생된 디지털 영상 데이터를 디지털 영상 처리 회로로 처리하여 그대로 재생하게 되면 실질적인 재생화면에서는 눈에 거슬리는 브라이트 스포트(Bright Spot)가 발생된다.When the digital image data overflowed as described above is processed by the digital image processing circuit and reproduced as it is, an unobtrusive bright spot is generated in the actual playback screen.
제2도는 본 고안에 따른 디지털 노이즈 인버터 회로도로서, 도시하지 않은 아나로그/디지탈 변환기에서 출력되는 오버플로우 신호와 온/오프 제어신호를 입력하여 상기 두 신호의 논리 조합에 의해 노이즈 인버팅 제어신호를 출력하는 노이즈 인버터 제어회로(10)와, 영상신호를 디지털 신호로 변환 출력하는 아나로그/디지탈 변환기(도시하지 않았음)에서 출력되는 디지털 변환 출력되는 디지털 영상데이터 신호의 최하위 비트(MSB)까지의 데이터를 입력하며 상기 디지털 영상신호를 상기 노이즈 인버팅 제어신호의 상태에 따라 완충 출력하거나 영상데이터를 차단하 다수의 트라이스 테이트버퍼들(TSB1-TSB2n)와 상기 트라이스테이트버퍼들(TSB1- TSB2n)의 출력신호를 풀다운, 풀업하기 위해 출력단자와 전원단자 혹은 접지 단자에 각각 접속되어 구성된 저항들(R1-R2n)과 상기 트라이스테이트버퍼(TSB1-TSB2n)와 저항(R1-R2n)에 의해 출력되는 영상신호를 도시하지 않은 디지털 영상처리부로 완충하여 출력하는 버퍼들(Buffers)(BUF1-BUF2n)로 구성된다.2 is a circuit diagram of a digital noise inverter according to the present invention, and inputs an overflow signal and an on / off control signal output from an analog / digital converter (not shown) to input a noise inverting control signal by a logical combination of the two signals. To the least significant bit (MSB) of the digitally converted digital image data signal outputted from the noise inverter control circuit 10 to be output and an analog / digital converter (not shown) that converts and outputs the video signal into a digital signal. A plurality of try buffers TSB1-TSB2 n and the tri-state buffers TSB1-TSB2 for inputting data and buffering or outputting the digital video signal according to the state of the noise inverting control signal. n ) Low and low outputs connected to the output terminal, power terminal or ground terminal to pull down and pull up the output signal. Buffers for buffering and outputting an image signal output by the terms R1-R2 n , the tri-state buffer TSB1-TSB2 n , and a resistor R1-R2 n to a digital image processor (not shown) ( BUF1-BUF2 n ).
상기한 구성중 노이즈 인버터 제어회로(10)은 게이트 회로 또는 스위칭 트랜지스터로 구성될 수 있으나 본 고안에서는 낸드게이트로 구성하였으며, 하나의 입력은 사용자에 의해 선택된 ″온″(논리″1″)신호와 오프(논리″0″)이 입력되며, 또다른 하나의 입력은 아나로그/디지탈 변환기(도시하지 않음)에서 출력된 오버플로우 신호가 입력된다.The noise inverter control circuit 10 may be configured as a gate circuit or a switching transistor, but in the present invention, the noise inverter control circuit 10 may be configured as a NAND gate. Off (logical ″ 0 ″) is input, and another input is input to an overflow signal output from an analog / digital converter (not shown).
따라서 상기 노이즈 인버터 제어회로(10)은 노이즈를 제거하기 위한 ″온″신호와, ″하이″논리를 가지는 오버플로우 신호가 입력되면 논리″0″을 출력하고, 이외에는 논리″하이″를 출력한다. 그리고 트라이테스트 버퍼들(TSB1-TSB2n)의 각각의 입력은 영상신호를 디지털 변환 출력하는 아나로그/디지탈 변환기의 출력이 각각 접속되며, 상기 노이즈 인버터 제어회로(10)의 출력 논리에 따라 입력을 버퍼링한다. 그리고 상기 저항들(R1-R2n)중 저항(R1-R2n-ℓ11;)은 풀다운(Pull Down) 저항이고, (R2n)만이 풀업(Pull Up) 저항이다.Therefore, the noise inverter control circuit 10 outputs a logic "0" when an "on" signal for removing noise and an overflow signal having a "high" logic are input, and outputs a logic "high" other than that. Each input of the tritest buffers TSB1-TSB2 n is connected to an output of an analog / digital converter for digitally converting and outputting an image signal, and inputs the output according to the output logic of the noise inverter control circuit 10. Buffer Among the resistors R1-R2 n , the resistors R1-R2 n-ℓ 11; are pull-down resistors, and only R2 n is a pull-up resistor.
버퍼들(BUF2-BUF2n)의 출력단자들은 디지털 영상신호를 입력하여 처리하는 디지털 영상처리부의 입력단자에 접속되어 진다.The output terminals of the buffers BUF2-BUF2 n are connected to input terminals of a digital image processing unit which inputs and processes digital image signals.
이때 상기에서 디지털 영상처리부는 디지털 변환된 영상신호를 처리하여 재생토록 하는 회로로써 공지의 회로이다.In this case, the digital image processor is a circuit for processing and reproducing a digitally converted image signal.
이하 본 고안에 따른 제2도의 동작을 제1도를 참조하여 설명한다.Hereinafter, the operation of FIG. 2 according to the present invention will be described with reference to FIG. 1.
지금 제1도에서 전술한 바와 같이 백색잡음(B)이 포함된 합성영상신호(A)가 상한, 하한 기준전압(VHIGH)(VLOW)이 제1도에 도시한 바와 같이 설정된 아나로그/디지탈 변환기(도시하지 않음)에 입력되면, 상기 아나로그/디지탈 변환기는 제1도(C)와 같이 합성영상신호(A)를 최하위 비트(LSB)로부터 최상위비트(MSB)의 데이터값을 갖는 영상데이터로 변환하여 트라이스테이트버퍼들(TSB1-TSB2n)의 입력단자에 각각 출력한다.As described above in FIG. 1, the analog / signal with the white noise B including the upper limit and the lower limit reference voltage V HIGH (V LOW ) is set as shown in FIG. When input to a digital converter (not shown), the analog / digital converter converts the composite video signal A from the least significant bit LSB to the most significant bit MSB as shown in FIG. The data is converted into data and output to the input terminals of the tri-state buffers TSB1-TSB2 n , respectively.
상기와 같이 상한, 하한 기준전압(VHIGH)(VLOW) 사이의 레벨을 갖는 아나로그 영상신호를 디지털 데이터로 변환 출력하는 상태에서 제1도(B)와 같이 상한 기준전압(VHIGH)을 효과하는 임펄스성 잡음이 입력되면, 상기 아나로그/디지탈 변환기는 ″하이″의 오버플로우(Over Flow)의 신호를 노이즈 인버터 제어회로(10)의 입력단자(a)로 출력한다.The upper limit, the lower limit reference voltage (V HIGH) (V LOW) the upper limit reference voltage (V HIGH), such as an analogue video signal having a level between in a state in which the output is converted into the digital data in the first view (B) as described above When an effective impulsive noise is input, the analog / digital converter outputs a signal of "overflow" overflow to the input terminal a of the noise inverter control circuit 10.
이때 상기 노이즈 인버터 제어회로(10)의 또다른 입력단자(b)로 노이즈를 제거하기 위한 신호인 ″온″신호(High Level)가 입력되면 인버터 제어회로(10)는 상기 두 입력 신호를 부논리곱하여 오버플로우 신호가 입력될 때마다 ″로우″의 신호로써 노이즈 인버팅 제어신호를 상기 트라이스테이트 버퍼들(TSB1-TSB2n)의 제어신호로 출력한다.At this time, when the ″ on ″ signal High Level, which is a signal for removing noise, is input to another input terminal b of the noise inverter control circuit 10, the inverter control circuit 10 performs negative logic on the two input signals. Each time by multiplying the overflow signal, a noise inverting control signal is output as a control signal of the tri-state buffers TSB1-TSB2 n as a ″ low ″ signal.
따라서 상기 노이즈 인버터제어회로(10)는 입력단자(b)로 ″하이″의 ″온″제어신호가 입력되는 상태에서 입력단자(a)의 오버플로우 ″로우″이면 트라이스테이트버퍼들(TSB1-TSB2n)의 제어신호를 ″하이″로 출력하여 상기 트라이스테이트버퍼들(TSB1-TSBn)을 인에이블(Enable;온)시키고, 두 입력이 같이 ″하이″레벨이면 ″로우″를 출력한다.Therefore, when the noise inverter control circuit 10 overflows ″ low ″ of the input terminal a while a ″ high ″ control signal of ″ high ″ is input to the input terminal b, the tri-state buffers TSB1-TSB2 are used. n ) outputs a control signal of ″ high ″ to enable the tri-state buffers TSB1-TSB n , and output ″ low ″ if both inputs are ″ high ″ level together.
상기 ″로우″의 노이즈 인버팅 제어신호를 제어신호로 입력한 트라이스테이트버퍼들(TSB1-TSBn)은 입력신호를 차단하는 하이 임피던스 상태가 되어 입력단자로 입력되는 디지털 영상신호의 데이터(LSB-MSB)를 출력하지 못하게 된다.The tri-state buffers TSB1-TSB n having input the ″ low ″ noise inverting control signal as a control signal are in a high impedance state in which the input signal is blocked, and the data of the digital video signal LSB- inputted to the input terminal. MSB) will not be printed.
따라서 상기 트라이스테이트버퍼들(TSB1-TSB2n-ℓ)에서 출력되는 풀다운(Pull Down)저항(R1-R2n-ℓ)에 의해서 풀다운되어 ″로우″의 신호로서 출력버퍼들(BUF1-BUF2n-ℓ)로 입력되며, 트라이스테이트버퍼(TSB2n)에서 출력되는 최상위 영상 디지털 신호(MSB)는 풀업(Pull Up) 저항(R2n) 저항에 의해서 ″하이″상태의 신호로 풀업되어 출력버퍼(BUF2n)로 입력된다.Accordingly, the output buffers BUF1-BUF2 n− are pulled down by the pull-down resistors R1-R2 n-ℓ output from the tri-state buffers TSB1-TSB2 n-ℓ and are output as ″ low ″ signals. ℓ ) is inputted from the tri-state buffer TSB2 n , and the highest image digital signal MSB is pulled up as a ″ high ″ signal by a pull-up resistor R2 n and output buffer BUF2. n ).
즉 제1도의 (B)와 같은 임펄스성 노이즈가 영상신호(A)에 삽입된 것을 8비트 아나로그/디지탈 변환기에서 디지털 변환된 데이터가 1111…111(2)이라도, 이는 트라이스테이트버퍼들(TSB1-TSB2n)에서 차단되어지고, 풀업저항(R2n)과 풀다운 저항(R1-R2n)에 의해 풀업, 풀다운된 신호가 버퍼들(BUF1-BUF2n)에 입력되므로써 상기 버퍼들(BUF1-BUF2n)에서는 제1도(C)의 (b)와 같은의 데이터를 출력하게 된다. 따라서 오버풀로우가 발생되면 백색(2n-ℓ)과 흑색(a)의 중간레벨인 회색()의 레벨데이터(Gray Level)로 되어 출력됨으로써 백색의 노이즈는 제거된다. 이때 아나로그/디지탈 변환기(도시하지 않음)을 8비트라 가정하면 백색 레벨(2n-ℓ)의 데이터는 11111111(2)이고 회색레벨()의 데이터는 10000000(2)이고 흑색레벨의 데이터는 00000000(2)이다.That is, the data digitally converted by the 8-bit analog-to-digital converter to insert the impulsive noise as shown in FIG. Even if 111 (2), it is cut off in the tri-state buffers TSB1-TSB2 n and the signals pulled up and pulled down by the pull-up resistor R2 n and the pull-down resistor R1-R2 n are buffers BUF1- doemeurosseo input to BUF2 n) in the buffers (BUF1-BUF2 n), such as (b) of FIG. 1 (C) Will output the data. Therefore, when an overplow occurs, gray (the middle level between white (2 n-ℓ ) and black (a)) The white noise is removed by outputting the gray level data. Assuming that the analog-to-digital converter (not shown) is 8 bits, the data of the white level (2 n-ℓ ) is 11111111 (2) and the gray level ( ) Data is 10000000 (2) and black level data is 00000000 (2).
한편 노이즈 인버터 제어회로(10)의 입력단자(b)로 노이즈 인버터오프(OFF)신호(Low Level)를 입력시키면 노이즈 인버터 제어회로(10)의 출력은 입력단자(a)의 입력상태와 상관없이 항상 ″하이″레벨의 신호를 노이즈 인버터 제어신호로써 트라이스테이트버퍼들(TSB1-TSB2n-ℓ)의 제어신호로 출력한다.On the other hand, when the noise inverter OFF signal (Low Level) is input to the input terminal (b) of the noise inverter control circuit 10, the output of the noise inverter control circuit 10 is independent of the input state of the input terminal (a). The signal of the "high" level is always output as the control signal of the tri-state buffers TSB1-TSB2 n-L as the noise inverter control signal.
상기 노이즈 인버터 제어회로(10)에서 출력하는 ″하이″신호를 제어신호로 입력한 트라이스테이트버퍼들(TSB1-TSB2n-ℓ)는 아나로그/디지탈 변환회로에서 출력하는 디지털 영상신호를 입력하여 환충후 출력버퍼들(BUF1-BUF2n)로 출력한다.The tri-state buffers TSB1-TSB2 n-ℓ input the ″ high ″ signal output from the noise inverter control circuit 10 as a control signal are inputted by a digital image signal output from an analog / digital conversion circuit. After that, it outputs to the output buffers BUF1-BUF2 n .
이때 아나로그/디지탈 변환후 오버플로우로 발생되는 잡음은 전술한 제1도(C)의 (C)와 같이 백색 레벨의 신호로 디지털화(Disitize)된 것이다.In this case, noise generated as an overflow after the analog / digital conversion is digitized into a white level signal as shown in (C) of FIG.
따라서 노이즈 인버터 제어회로(10)의 입력단자(a)로 입력되는 노이즈 인버터 온/오프 제어신호의 선택에 의해 영상신호에 포함되어진 잡음을 선택적으로 제거할 수 있다.Therefore, the noise included in the video signal can be selectively removed by selecting the noise inverter on / off control signal inputted to the input terminal a of the noise inverter control circuit 10.
따라서 상술한 바와 같이 본 고안은 디지털화된 합성영상 신호중에 포함된 잡음을 제거하여 브라이트스포트(Bright Spot)를 제거함으로서 영상신호를 디스플레이 장치를 통해 시청시 고화질을 얻을 수 있는 동시에 간단한 회로로서 대량 생산할 수 있는 잇점이 있다.Therefore, as described above, the present invention eliminates the bright spot by removing the noise included in the digitized composite video signal, thereby achieving high quality when viewing the video signal through a display device and mass-producing as a simple circuit. There is an advantage.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860011689U KR910000540Y1 (en) | 1986-08-04 | 1986-08-04 | Digital noise inverter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860011689U KR910000540Y1 (en) | 1986-08-04 | 1986-08-04 | Digital noise inverter circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880005458U KR880005458U (en) | 1988-05-12 |
| KR910000540Y1 true KR910000540Y1 (en) | 1991-01-25 |
Family
ID=19254675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860011689U KR910000540Y1 (en) | 1986-08-04 | 1986-08-04 | Digital noise inverter circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910000540Y1 (en) |
-
1986
- 1986-08-04 KR KR2019860011689U patent/KR910000540Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880005458U (en) | 1988-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0319661A2 (en) | Source electrode driving circuit for matrix type liquid crystal display apparatus | |
| KR920005219B1 (en) | Signal processing circuit | |
| US4833537A (en) | Noise reduction circuit for video signal having suitable nonlinear processing character | |
| US4991021A (en) | Digital video signal compensation circuit | |
| EP0192815B1 (en) | Tone control device in monochromatic tone display apparatus | |
| KR910000540Y1 (en) | Digital noise inverter circuit | |
| EP0205923A1 (en) | Auto-Pedestal level clamp circuit | |
| EP0125706B1 (en) | Signal interface circuit for a television monitor | |
| US5850257A (en) | Noise reduction device employing a sample and hold circuit, and an image pickup device using the noise reduction device | |
| JPH0422059B2 (en) | ||
| JPS62286390A (en) | Circuit device for television receiver | |
| CA2297957C (en) | Contour emphasizing circuit | |
| KR970007479B1 (en) | Compensation circuit of background display using signal of on screen-display | |
| US5214510A (en) | Adaptive digital aperture compensation and noise cancel circuit | |
| EP0220946B1 (en) | Digital threshold detector with hysteresis | |
| JPH05211619A (en) | Limiter circuit | |
| JP2606820B2 (en) | Edge enhancement circuit | |
| KR910002841Y1 (en) | Luminance signal level translating circuit for tv set/monitor | |
| KR0113914Y1 (en) | Image effect processor for a camcorder | |
| KR910003418Y1 (en) | Image signal input circuit | |
| JPH026470B2 (en) | ||
| KR930003283B1 (en) | Negative image transformer of digital tv | |
| KR900002593Y1 (en) | Picture signal compansating circuit | |
| KR930001399Y1 (en) | Interim processing circuit | |
| KR950005407Y1 (en) | Osd character circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20001229 Year of fee payment: 11 |
|
| EXPY | Expiration of term |