KR900002593Y1 - Picture signal compansating circuit - Google Patents

Picture signal compansating circuit Download PDF

Info

Publication number
KR900002593Y1
KR900002593Y1 KR2019860008627U KR860008627U KR900002593Y1 KR 900002593 Y1 KR900002593 Y1 KR 900002593Y1 KR 2019860008627 U KR2019860008627 U KR 2019860008627U KR 860008627 U KR860008627 U KR 860008627U KR 900002593 Y1 KR900002593 Y1 KR 900002593Y1
Authority
KR
South Korea
Prior art keywords
terminal
signal
comparator
output
output side
Prior art date
Application number
KR2019860008627U
Other languages
Korean (ko)
Other versions
KR880001477U (en
Inventor
김근식
Original Assignee
주식회사금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 구자학 filed Critical 주식회사금성사
Priority to KR2019860008627U priority Critical patent/KR900002593Y1/en
Publication of KR880001477U publication Critical patent/KR880001477U/en
Application granted granted Critical
Publication of KR900002593Y1 publication Critical patent/KR900002593Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Abstract

내용 없음.No content.

Description

화신호 보상회로Fire signal compensation circuit

제 1 도는 종래의 회로도.1 is a conventional circuit diagram.

제 2 도는 제 1 도 각부의 파형도.2 is a waveform diagram of each part of FIG.

제 3 도는 본 고안의 회로도.3 is a circuit diagram of the present invention.

제 4 도는 제 3 도 각부의 파형도.4 is a waveform diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

OP1-OP3: 비교기 I1: 인버터OP 1 -OP 3 : Comparator I 1 : Inverter

EX-OR1, EX-OR2: 익스클루시브 오아게이트 MM1: 단안정멀티바이브레이터EX-OR 1 , EX-OR 2 : Exclusive Oagate MM 1 : Monostable Multivibrator

COUNT1: 카운터 SW1: 스위치COUNT 1 : Counter SW 1 : Switch

본 고안은 글자나 그림, 사진을 전기적으로 송수신하는 장치인 팩시밀리의 화신호 보상회로에 관한 것으로 , 특히 중간조의 화상을 2치화 회로에 적합하도록 보정하여 흑백은 물론 중간조의 화상도 다양하게 나타낼 수 있게 한 화신호 보상회로에 관한 것이다.The present invention relates to a facsimile signal compensation circuit, which is an apparatus for transmitting and receiving letters, pictures, and photographs electrically. In particular, the halftone image is corrected to be suitable for the binarization circuit. It relates to a talk signal compensation circuit.

종래의 경우에는 흑, 백의 신호가 혼재되어 있는 때에 그 신호의 중간조에 있어서 그 농도의 차이가 현저히 나타남에도 불구하고 동일한 신호를 출력하므로써 원래의 화상을 정확히 나타내지 못하게 되어 있었다.In the conventional case, when the black and white signals are mixed, the original signal is not accurately represented by outputting the same signal even though the difference in density is remarkable in the halftone of the signal.

즉 제1도에 도시한 바와 같이 화신호의 입력단자(Si)는 비교기(OP1)(OP2)의 반전입력단자(-) 및 비반전입력단자(+)에 각기 접속하여 그 비교기(OP1)(OP2)의 출력측은 플립플롭(FF1)의 입력단자(J)(K)에 접속하여 그 플립플롭(FF1)의 출력단자는 화상신호출력단자(So)에 접속한 것으로 각 비교기(OP1)(OP2)의 기준전압단자(Vref1)(Vref2)간의 상대적 전압 크기는 Vref1〉Vref2의 관계를 갖도록 구성한 것으로 이와 같은 종래 확신호 보상회로의 동작은 다음과 같다.That is, as shown in FIG. 1, the input signal Si of the speech signal is connected to the inverting input terminal (-) and the non-inverting input terminal (+) of the comparator OP 1 (OP 2 ), respectively, and the comparator OP 1) (the output of the OP 2) is connected to an input terminal (J), (K) of the flip-flop (FF 1), the flip-flop (the output terminal of the FF 1) Is connected to the image signal output terminal So. The relative voltage level between the reference voltage terminals Vref 1 and Vref 2 of each comparator OP 1 and OP 2 has a relationship of Vref 1 > Vref 2 . The operation of the conventional sure call compensation circuit is as follows.

화신호입력단자(Si)를 통해 제2도 (a)에 도시한 바와 같은 화신호가 입력되면 그 신호는 비교기(OP1)에서 그의 기준전압(Vref1)과 비교되어 제2도 (b)에 도시한 바와 같은 신호가 출력되어 플립플롭(FF1)의 입력단자(J)에 인가되고 비교기(OP2)에서는 그의 기준전압(Vref2)와 비교되어 제2도 (c)에 도시한 바와 같은 신호가 출력되어 플립플롭(FF2)의 입력단자(K)에 인가되게 된다.When the sum signal as shown in FIG. 2 (a) is input through the sum signal input terminal Si, the signal is compared with its reference voltage Vref 1 at the comparator OP 1 to be compared with FIG. A signal as shown in FIG. 2 is output and applied to the input terminal J of the flip-flop FF 1 , and in the comparator OP 2 , compared with its reference voltage Vref 2 , as shown in FIG. 2C. The same signal is output and applied to the input terminal K of the flip-flop FF 2 .

이때 플립플롭(FF1)은 그의 입력단자(K)에 고전위신호가 인가되고, 입력단자(J)에 저전위신호가 인가되는 동안 [제2도 (b)(c) 시간 (t1-t2)] 입력클럭신호 [제2도 (d)]에 클리어 되게 되므로 그의 출력단자를 통해 고전위 신호를 출력하게 되고 [제2도 (e)시간 (t1-t2)], 플립플롭(FF1)의 입력단자(J)에 고전위 신호가 인가되고 입력단자(K)에 저전위 신호가 입력되는 [제2도 (b)(c)시간 (t4이후)]에는 상기와 반대로 플립플롭(FF1)를 통해 저전위 신호가 출력되게 되며, 플립플롭(FF1)의 입력단자(J)(K)에 고전위 신호가 동시에 입력되는 동안 [제2도 (b)(c)시간 (t2-t4)에는 플립플롭(FF1)이 그의 입력클럭펄스에 의해 토글되어 제2도 (e)의 시간(t2-t4)과 같은 보정화 신호를 그의 ★스캔로부터 화신호출력단자(So)로 출력하게 된다.At this time, the flip-flop FF 1 has a high potential signal applied to its input terminal K and a low potential signal applied to the input terminal J. [Fig. 2 (b) (c) Time (t 1- t 2 )] Since the input clock signal [2nd (d)] is cleared, its output terminal The high potential signal is output through the [Fig. 2 (e) time (t 1 -t 2 )], the high potential signal is applied to the input terminal (J) of the flip-flop (FF 1 ) and the input terminal (K) a low potential signal that is entered in the second Fig. (b) (c) the time (t 4 later) as opposed to include the flip-flop (FF 1) The low-potential signal is output through and while the high-potential signal is simultaneously input to the input terminal (J) (K) of the flip-flop (FF 1 ) [Fig. 2 (b) (c) time (t 2 -t 4 ) the flip-flop FF 1 is toggled by its input clock pulses so that a corrected signal equal to the time t 2 -t 4 of FIG. Will output

결국 입력화신호의 전압레벨의 비교기(OP1)의 기준전압(Vref1)보다 클때는 완전한 흑색의 화상신호를 출력하고, 비교기(OP2)의 기준전압(Vref2)보다 작을 때에는 백색의 화상신호를 출력하며 그의 중간일때는 흑, 백의 혼합화신호가 출력되어 중간조를 보상하게 된다.When the voltage level of the input signal is greater than the reference voltage Vref 1 of the comparator OP 1 , a completely black image signal is output. When the voltage level of the input signal is less than the reference voltage Vref 2 of the comparator OP 2 , a white image is output. When the signal is in the middle, the mixed signal of black and white is output to compensate for the halftone.

그러나 이와 같은 종래의 회로에 있어서는 흑신호와 백신호의 중간레벨에 있어서, [제2도 (a 시간 (t2-t)] 농도차이가 있는 화신호의 각 부분 [제2도 (b)시간 (t2-t3)와 (t3-t4)]에 따라서 동일한 보상 화신호를 출력시키기 때문에 원래의 화상을 제대로 정확히 나타내지 못하는 단점이 있었다.However, in such a conventional circuit, at the intermediate level between the black signal and the vaccine, [Fig. 2 (a time (t 2 -t)] each part of the video signal having a difference in concentration [Fig. 2 (b) time ( t 2 -t 3 ) and (t 3 -t 4 )] output the same compensation signal, so that the original image cannot be represented correctly.

본 고안은 이와 같은 종래의 단점을 감안하여, 흑신호와 백신호 사이의 중간조를 좀더 상세히 구분하여 나타낼 수 있도록 안출한 것으로 첨부한 제3도 및 제4도에 의하여 상세히 설명하면 다음과 같다.The present invention is described in detail with reference to FIGS. 3 and 4 attached to the present invention in consideration of the above-mentioned drawbacks, which can be distinguished in more detail the halftone between the black signal and the vaccine.

제3도는 본 고안에 따른 화신호 보상회로도로서, 이에 도시한 바와 같이 화신호입력단자(Si)는 반전입력단자(-)에 기준전압단자(Vref1-Vref3)가 각기 접속된 비교기(OP1-OP3)의 비반전입력단자(+)에 공통접속하고, 비교기(OP1)(OP3)의 출력측은 익스클루시브 오아게이트(EX-OR1)의 입력측에 접속하여 그의 추력측은 카운터(COUNT1)의 인에이블단자(EN) 및 스위치(SW1)의 콘트롤단자에 접속함과 아울러 인버터(I1)를 통해 상기 카운터(COUNT1)의 리세트단자(RST)에 접속하고 그의 출력측은 단안정멀티바이브레이트(MM1)를 통해 상기 비교기(OP2)의 출력측과 함께 익스클루시브 오아게이트(EX-OR1)의 입력측에 접속하며 그 익스클루시브 오아게이트(EX-OR1)의 출력측은 일측고정단자(b)에 비교기(OP2)의 출력측이 접속된 스위치(SW1)의 타측고정자단자(a)에 접속하며 그 스위치(SW1)를 화신호출력단자(So)에 접속 구성한 것으로 상기에서 카운터(COUNT1)는 2진 카운터로 동작하게 하고 비교기(OP1-OP3)의 기준 전압간의 상대적 크기는 Vref1〉Vref2〉Vref3〉가 되며 하며 스위치(SW1)의 콘트롤단자에 고전위가 인가될때 스위치(SW1)는 그의 타측 고정단자(a)에 접속되도록 하였다.FIG. 3 is a signal compensation circuit diagram according to the present invention. As shown in FIG. 3, the signal input terminal Si has a comparator OP having a reference voltage terminal Vref 1 -Vref 3 connected to an inverting input terminal (-), respectively. 1- OP 3 ) is commonly connected to the non-inverting input terminal (+), and the output side of the comparator (OP 1 ) (OP 3 ) is connected to the input side of the exclusive oragate (EX-OR 1 ), and the thrust side thereof is a counter. It is connected to the enable terminal EN of the COUNT 1 and the control terminal of the switch SW 1 , and is connected to the reset terminal RST of the counter COUNT 1 via an inverter I 1 and its output side. Is connected to the input side of the exclusive oragate EX-OR 1 together with the output side of the comparator OP 2 via a monostable multivibration MM 1 and the exclusive oragate EX-OR 1 . on the output side is connected to the other stator terminal (a) of the switch (SW 1) is connected the output side of the comparator (OP 2) to one side of the fixed terminal (b) Said above that the switch (SW 1) connected to the configured screen signal output terminal (So) the counter (COUNT 1) is the relative size between the binary reference voltage to operate as a counter and a comparator (OP 1 -OP 3) is Vref 1> Vref 2> Vref 3> and were a is to be connected to when a high potential is applied to the control terminal of the switch (SW 1) switch (SW 1) is fixed his other terminal (a).

이와 같이 구성한 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured in this way as follows.

화신호입력단자(Si)를 통해 제4도 (a)에 도시한 바와 같은 화신호가 입력되면 그 신호는 비교기(OP1-OP3)를 통해 각기 제4도 (b), (c), (d)에 도시한 바와 같은 신호로 출력되게 된다.When the sum signal as shown in Fig. 4 (a) is input through the sum signal input terminal Si, the signal is output through the comparators OP 1 to OP 3 , respectively, as shown in Figs. 4 (b), (c), The signal is output as shown in (d).

이때 비교기(OP1)(OP3)의 출력신호는 익스클루시브 오아게이트(EX-OR1)를 통해 제4도 (e)에 도시한 바와 같은 신호가 되어 카운터(COUNT1)의 인에이블단자(EN) 및 스위치(SW1)의 콘트롤단자에 인가됨과 동시에 인버터(I1)를 통해 상기 카운터(COUNT1)의 리세트단자(RST)에 인가된다.At this time, the output signal of the comparator OP 1 (OP 3 ) becomes a signal as shown in FIG. 4 (e) through the exclusive oragate EX-OR 1 to enable the counter terminal COUNT 1 . It is applied to the control terminal of the EN and the switch SW 1 and to the reset terminal RST of the counter COUNT 1 through the inverter I 1 .

이에 따라 카운터(COUNT1)는 인에이블단자(EN)에 고전위신호가 인가되는 동안 인에블되어 입력 클럭신호 [제4도 (바)]를 2진 카운팅하여 제4도 (사)에 도시한 바와 같은 신호를 출력하게 되고 이 신호가 단안정멀티바이브레이트(MM1)의 트리거단자(T)에 인가됨에 따라 그 신호에 트리거되어 단안정멀티바이브레이트(MM1)로부터 제4도 (아)에 도시한 바와 같은 신호가 출력되어 상기 비교기(OP2)이 출력신호[제4도 (다)와 함께 익스클루시브 오아게이트(EX-OR2)에 입력된다.Accordingly, the counter COUNT 1 is enabled while the high potential signal is applied to the enable terminal EN, so that the counter COUNT 1 is binary counted as shown in FIG. 4 (g). It outputs a signal as described above, and when the signal is applied to the trigger terminal T of the monostable multivibration (MM 1 ), the signal is triggered to generate the signal from the monostable multivibration (MM 1 ). ), A comparator OP 2 is inputted to the exclusive oragate EX-OR 2 together with the output signal (FIG. 4 (C)).

이와 같이 하여 익스클루시브 오아게이트(EX-OR2)로부터는 제4도 (자)에 도시한 바와 같은 신호가 출력되는 바, 스위치(SW1)의 제어단자에서 상기 익스클루시브 오아게이트(EX-OR1)의 고전위신호가 인가되는 동안 스위치(SW1)는 그의 타측고정단자(a)에 접속되어 상기 제4도 (자)에 도시한 신호를 출력하게 되며, 그의 제어 단자에 상기 익스클루시브 오아게이트(EX-OR1)의 저전위 신호가 인가되는 동안에는 스위치(SW1)가 그의 일측고정단자(b)에 접속되어 상기 제4도 (다)에 도시한 바와 같은 신호를 출력하게 되어 결국 제4도 (차)에 도시한 바와 같은 신호를 출력하게 된다.In this way, the signal as shown in FIG. 4 (i) is output from the exclusive oragate EX-OR 2 , and the exclusive oragate EX is controlled at the control terminal of the switch SW 1 . While the high potential signal of -OR 1 ) is applied, the switch SW 1 is connected to its other fixed terminal a to output the signal shown in FIG. 4 (i), and to the control terminal thereof. While the low potential signal of the exclusive oragate EX-OR 1 is applied, the switch SW 1 is connected to one fixed terminal b thereof to output a signal as shown in FIG. As a result, a signal as shown in FIG. 4 (car) is output.

이때 상기 단안정멀티바이브레이트(MM1)의 출력신호 [제4도 (아)와 비교기(OP2)의 출력신호[제4도 (다)]의 고전위 부분과 저전위 부분에서 익스클루시브 오아게이트(EX-OR2)의 출력신호가 달라지게 되는바, 이는 화신호의 흑신호와 백신호 사이이 그레이신호 중 일정치를 기준으로 그레이 신호를 세분화 하여 나타내가 위한 것으로 이와 같이 하여 최종출력이 제4도 (자)에 도시한 바와 같이 출력됨으로써 중간조의 색신호를 다양하게 나타낼 수 있게 된다.At this time, the monostable output signal of the multi-vibrator rate (MM 1) [FIG. 4 (a) and the comparator (OP 2) The output signal [FIG. 4 (c) exclusive in the high potential portion and a low potential portion of] the The output signal of the ORA gate (EX-OR 2 ) is different. This is because the gray signal is subdivided based on a certain value among gray signals between the black signal and the vaccine signal of the call signal. As shown in Fig. 4, the halftone color signal can be variously displayed.

이상에서 설명한 바와 같이 본 고안은 팩시밀리 등의 화신호의 중간조를 다양하게 나타낼 수 있도록 함으로써 원래의 화상을 보다 정확히 송수신할 수 있는 효과가 있게 된다.As described above, the present invention allows various kinds of halftones of a fade signal such as a facsimile, so that the original image can be transmitted and received more accurately.

Claims (1)

화신호입력단자(Si)는 기준전압단자(Vref1-Vref3)가 반전입력 단자에 각기 접속된 비교기(OP1-OP3)의 비반전입력단자에 공통접속하고, 비교기(OP1)(OP3)의 출력측은 익스클루시브 오아게이트(EX-OR1)를 통한 후, 입력측에 클럭단자(CLK)가 접속된 카운터(COUNT1)의 인에이블단자(EN) 및 스위치(SW1)의 제어단자에 접속함과 아울러 인버터(I1)를 통해 상기 카운터(COUNT1)의 리세트단자(RST)에 접속하며 카운터(COUNT1)의 출력측은 단안정멀티바이브레이트(MM1)의 트리거단자(T)에 접속하여 그의 출력측은 비교기(OP2)의 출력측과 함께 익스클루시브 오아게이트(EX-OR2)에 접속하며, 그의 출력측은 일측고정단자(b)에 비교기(OP2)의 출력측이 접속된 스위치(SW1)의 타측고정자단자(a)에 접속하며 그 스위치(SW1)는 화신호출력단자(So)에 접속하여 구성함을 특징으로 하는 화신호 보상회로.Chemistry signal input terminal (Si) is commonly connected to the non-inverting input terminal of the reference voltage terminal (Vref 1 -Vref 3) are respectively connected to the inverting input terminal the comparator (OP 1 -OP 3) and a comparator (OP 1) ( The output side of OP 3 ) is through the exclusive oragate (EX-OR 1 ), and then the enable terminal EN and the switch SW 1 of the counter COUNT 1 with the clock terminal CLK connected to the input side. also connected to the control terminal and the well connected to the reset terminal (RST) of the counter (COUNT 1) via an inverter (I 1) and the output side of the counter (COUNT 1) is a monostable trigger terminal of the multi-vibrator rate (MM 1) connected to (T) its output side and connected to the exclusive Iowa gate (EX-OR 2) with the output side of the comparator (OP 2), its output side is the output side of the comparator (OP 2) to one side of the fixed terminal (b) connecting the stator to the other terminal (a) of the switch (SW 1) and connected to the switch (SW 1) is characterized in that the configuration contacts the screen signal output terminal (So) coming Chemistry signal compensation circuit.
KR2019860008627U 1986-06-19 1986-06-19 Picture signal compansating circuit KR900002593Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860008627U KR900002593Y1 (en) 1986-06-19 1986-06-19 Picture signal compansating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860008627U KR900002593Y1 (en) 1986-06-19 1986-06-19 Picture signal compansating circuit

Publications (2)

Publication Number Publication Date
KR880001477U KR880001477U (en) 1988-03-15
KR900002593Y1 true KR900002593Y1 (en) 1990-03-30

Family

ID=19252800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860008627U KR900002593Y1 (en) 1986-06-19 1986-06-19 Picture signal compansating circuit

Country Status (1)

Country Link
KR (1) KR900002593Y1 (en)

Also Published As

Publication number Publication date
KR880001477U (en) 1988-03-15

Similar Documents

Publication Publication Date Title
EP0012761A1 (en) Tv graphics and mixing control
EP0662767A3 (en) Video display system with a digital line deinterlacing circuit
KR840002798A (en) Television receiver
JPH05304618A (en) Field type display signal generating device
KR900002593Y1 (en) Picture signal compansating circuit
KR890006063A (en) Image signal processing circuit of color camera
CA1163360A (en) Keying signal generator with false output immunity
KR850008086A (en) Beam current reduction device
US3786178A (en) Circuit for producing a three line sectional color television signal
KR840005792A (en) Digital signal processing device
EP1289314A2 (en) Color difference signal processing
US4631740A (en) Time base generator for color image processor
US4672450A (en) Composite video synchronization pulse separator for color image processor
JP2538091Y2 (en) Multiplex signal processor
KR910005801Y1 (en) Video signal amplification circuit
ES8602316A1 (en) Tri-level sandcastle pulse decoder.
KR970006135Y1 (en) Video signal converting circuit
KR910002841Y1 (en) Luminance signal level translating circuit for tv set/monitor
KR900001451Y1 (en) Picture signal compansating circuit
JPH036072Y2 (en)
KR920002442Y1 (en) Osd letters color blot checking circuit of secam and mesecam mode image system
EP0486012A2 (en) Image reduction processing apparatus
JPS6027422Y2 (en) color character enhancer
US4262303A (en) Correct tint indicator circuit for a VIR system
KR900001449Y1 (en) Picture signal processing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19941228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee