KR900010400Y1 - Transistor detector - Google Patents

Transistor detector Download PDF

Info

Publication number
KR900010400Y1
KR900010400Y1 KR2019870024360U KR870024360U KR900010400Y1 KR 900010400 Y1 KR900010400 Y1 KR 900010400Y1 KR 2019870024360 U KR2019870024360 U KR 2019870024360U KR 870024360 U KR870024360 U KR 870024360U KR 900010400 Y1 KR900010400 Y1 KR 900010400Y1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
signal
gate
switch
Prior art date
Application number
KR2019870024360U
Other languages
Korean (ko)
Other versions
KR890014085U (en
Inventor
이원영
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870024360U priority Critical patent/KR900010400Y1/en
Publication of KR890014085U publication Critical patent/KR890014085U/en
Application granted granted Critical
Publication of KR900010400Y1 publication Critical patent/KR900010400Y1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.No content.

Description

트랜지스터 검사기Transistor checker

제1도는 본 고안의 원리에 따라 축조한 블록선도.1 is a block diagram constructed in accordance with the principles of the present invention.

제2도는 본 고안의 상세 회로도.2 is a detailed circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

SW1: 유형판단 유도스위치 SW2: 스위치SW 1 : Type Judgment Switch SW 2 : Switch

1 : 스위치부 2 : 신호입력부1: switch part 2: signal input part

3 : 터미널 4 : 비교판단부3: terminal 4: comparison judgment

5 : 표시구동부 G1-G5: NOT게이트5: Display driver G 1 -G 5 : NOT gate

G6, G7: 배타적 오아게이트 TIMER : 타이머G 6 , G 7 : Exclusive Oagate TIMER: Timer

TR1: 트랜지스터 LED1: 램프TR 1 : Transistor LED 1 : Lamp

R1-R9: 저항R 1 -R 9 : resistance

본 고안은 트랜지스터의 검사기에 관한 것으로, 특히 트랜지스터의 NPN, PNP유형에 따른 판별은 물론 작동상태의 양호 불량상태를 검사하는 트랜지스터 검사기에 관한 것이다.The present invention relates to a inspector of a transistor, and more particularly, to a transistor inspector that inspects a good or bad state of operation as well as discriminating according to the NPN and PNP types of a transistor.

일반적으로 전자 회사의 공장 라인등에서 다량의 트랜지스터를 사용하는 가운데, 불량여부는 물론 종종 PNP형인 트랜지스터와 NPN트랜지스터인가 모르도 혼용하여 사용될 수 있었으며, 그에 따라 셋트의 불량요인으로 작용되는 경우가 빈번하였다.In general, a large number of transistors are used in a factory line of an electronics company, and whether a defective PNP type transistor or an NPN transistor is often used in combination, it is often used as a bad factor of a set.

따라서 상기 불량요인을 줄이기 위하여 트랜지스터의 유형과 불량의 여부를 검사하여야하였던 바, 이제까지는 어떠한 유형의 트랜지스터인가 그리고 양 불량상태를 검사하기 위하여 아날로그 계측기를 이용하여 검사하였다.Therefore, in order to reduce the failure factor, the type and the defect of the transistor had to be examined. Until now, what type of transistor has been examined and which has been inspected by using an analog measuring instrument to check both failure states.

그러나 아날로그 계측기를 이용할 경우 트랜지스터의 하나씩 그의 단자를 여러번 검사하여야 한다는 번거로움을 가지고 있었다.However, using an analog instrument, it was cumbersome to check the terminals of the transistor several times.

따라서 본 고안은 이러한 번거로움을 해소하고, PNP 또는 NPN의 유형에 따른 판별은 물론 작동상태의 양호 및 불량상태를 용이하게 가시적으로 판별할 수 있는 트랜지스터 검사기를 제공하는 것을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a transistor inspector that can solve such inconvenience and can easily visually discriminate between good and bad states of operation as well as discrimination according to the type of PNP or NPN.

이를 위하여 본 고안은 트랜지스터의 단자를 삽입할 수 있는 하나 이상의 터미널과, 유형판단을 유도하도록 하는 스위치와 검사되는 트랜지스터에 바이어스 신호를 공급 및 차단을 유도하는 스위치와 트랜지스터의 유형에 따른 판단 작동상태를 비교 판단하도록 하는 비교 판단부와 검사되는 트랜지스터에 입력신호를 일련의 펄스로 주기적으로 공급시키는 신호 입력부로 구성하여서 된 것을 특징으로 한다.To this end, the present invention provides one or more terminals into which a terminal of a transistor can be inserted, a switch to induce a type judgment, and a judgment operation state according to a type of a switch and a transistor to induce supply and interruption of a bias signal to a transistor to be inspected. And a signal input section for periodically supplying an input signal as a series of pulses to the transistor to be inspected.

이하, 첨부된 도면에 의거 본 고안을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도 및 제2도에 도시한 바와같이, PNP 또는 NPN유형 판단을 유도하는 스위치(SW1)와, 검사될 트랜지스터의 작동상태 판단을 유도하는 스위치(SW2)로 된 스위치부(1)과, 상기 스위치부(1)의 스위치(SW2)의 작동상태에 따라 일련의 펄스를 주기적으로 발생시키는 소정의 출력펄스의 시정수를 갖는 저항(R8)(R9), 캐패시터(C1)로 된 시정수회로(가) 및 접지콘덴서(C2), 타이머(TIMER)로 구성된 신호입력부(2)와, 상기 신호입력부(2)의 신호를 받아 구동하는 검사될 트랜지스터가 접속되는 터미널(3)과, 상기 스위치(SW1)로 부터 입력되는 신호와 상기 신호입력부(2)에서 출력되는 신호를 받아 반전하는 NOT게이트(G1), (G2), (G3), 바이어스 저항(R1-R3)과, 상기 터미널 (3)에 검사되는 트랜지스터로 부터 출력되는 신호를 비교 판단하는 와이어 드오아게이트로 구성되는 NOT게이트(G4), (G5), 배타적 오아게이트(G6), (G7)으로 구성된 비교 판단부(4)와, 상기 비교판단부(4)로 부터 출력된 신호에 따라 램프를 점멸시켜 작동상태 양호, 불량을 표시하는 저항(R4-R6), 트랜지스터(TR1) 램프(LED1)로 구성되는 표시구동부(5)로 구성하여서 된 것이다.As shown in FIGS. 1 and 2, a switch unit 1 comprising a switch SW 1 for inducing a PNP or NPN type determination and a switch SW 2 for inducing an operation state determination of a transistor to be inspected. And a resistor R 8 (R 9 ) and a capacitor C 1 having a time constant of a predetermined output pulse for periodically generating a series of pulses according to the operating state of the switch SW 2 of the switch unit 1. A terminal to which a signal input unit (2) comprising a time constant circuit (A), a ground capacitor (C 2 ), and a timer (TIMER) and a transistor to be inspected for receiving and driving the signal from the signal input unit (2) are connected. 3), NOT gates (G 1 ), (G 2 ), (G 3 ), a bias resistor () that inverts the signal input from the switch (SW 1 ) and the signal output from the signal input unit (2) R 1 -R 3 and a wire deagate for comparing and judging the signal output from the transistor inspected to the terminal 3. The ramp according to the signal output from the comparison determination unit 4 and NOT (G 4 ), (G 5 ), exclusive oragate (G 6 ), (G 7 ) It is composed of a display driver (5) consisting of a resistor (R 4 -R 6 ), the transistor (TR 1 ) lamp (LED 1 ) indicating the operating state good or bad by blinking.

상기와 같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above are as follows.

먼저 트랜지스터 검사기에 전원을 인가시키고, 검사될 트랜지스터의 유형을 이미 판별한 상태에서 터미널(3)에 NPN형 트랜지스터를 접속시켰을때, 검사자는 상기 트랜지스터의 PNP, NPN유형 판단을 유도하는 스위치(SW1)를 먼저 NPN형 위치에 놓고, 검사될 트랜지스터의 작동상태 판단을 유도하는 스위치(SW2)를 정지위치로 놓으면, 비교판단부(4)의 NOT게이트(G3)에 입력되는 로우신호는 NOT게이트(G2), NOR게이트(G4)의 인에이블단자와 배타적 오아게이트(G7)의 일측 입력단자에 각각 인가되고, 반면에 NOT게이트(G3)에 입력되는 전압이 반전되어 출력되는 출력단에서는 하이신호가 출력되어 NOT게이트 (G1)(G5)의 인에이블단자에 각각 가해지게 된다.First and power is applied to the transistor tester, as in the already determines the type of the to be tested transistor state sikyeoteul connecting the NPN transistor to the terminal (3), The test switch to drive PNP, NPN type judgment of said transistor (SW 1 ) Is placed in the NPN-type position first, and the switch SW 2 , which induces the determination of the operating state of the transistor to be inspected, is placed in the stop position, the low signal input to the NOT gate G 3 of the comparison determination unit 4 It is applied to the enable terminal of the gate G 2 , the NOR gate G 4 and the one input terminal of the exclusive o gate G 7 , respectively, while the voltage input to the NOT gate G 3 is inverted and output. At the output terminal, a high signal is output and applied to the enable terminals of the NOT gates G 1 and G 5 , respectively.

따라서 상기 NOT게이트(G1)(G2)의 출력단에서는 인에이블 단자에 하이.로우신호에 의하여 NOT게이트(G1)의 출력신호는 로우를, NOT게이트(G2)의 출력신호는 하이를, 각각 출력시켜 터미널(3)에 접속된 트랜지스터의 에미터단자와 콜렉터단자에 인가시키게 된다.Therefore, at the output terminal of the NOT gate G 1 (G 2 ), the output signal of the NOT gate G 1 is low and the output signal of the NOT gate G 2 is high due to the high / low signal at the enable terminal. The signals are output to the emitter terminal and the collector terminal of the transistor connected to the terminal 3, respectively.

반면에 신호입력부(2)의 출력단에서는 스위치(SW2)에 의하여 그의 리세트단자에 아무런 신호가 가해지지 않으므로 하이신호가 터미널(3)의 베이스단자에 인가되는 동시에 상기 비교단부(4)의 배타적 오아게이트(G7)의 타측입력 단자에 인가되게 된다.On the other hand, since no signal is applied to the reset terminal thereof by the switch SW 2 at the output terminal of the signal input unit 2, a high signal is applied to the base terminal of the terminal 3 and at the same time exclusive of the comparison terminal 4. It is applied to the other input terminal of the oar gate (G 7 ).

따라서 터미널(3)에 접속된 NPN형 트랜지스터는 온상태가 되므로 전원전압 (Vcc)는 저항(R1)을 통해서 검사될 트랜지스터의 콜렉터단자 에미터단자를 통해 NOT게이트(G4)에 인가되지만 이때 NOT게이트(G4)는 디스에이블 상태이므로 출력단에는 출력신호가 없는반면, NOT게이트(G5)의 입력단에 인가되는 로우신호가 반전되어 하이신호를 출력하게 되어 이 하이신호는 배타적 오아게이트(G6)의 일측 입력단자인가 되고, 이 배타적 오아게이트(G6)의 타측입력단자에는 상기 배타적 오아게이트(G7)의 두 입력단자에 인가되는 하이.로우 전압에 의하여 출력되는 하이신호가 입력되게 된다.Therefore, since the NPN type transistor connected to the terminal 3 is turned on, the power supply voltage Vcc is applied to the NOT gate G 4 through the collector terminal emitter terminal of the transistor to be inspected through the resistor R 1 . Since the NOT gate G 4 is disabled, there is no output signal at the output terminal, while the low signal applied to the input terminal of the NOT gate G 5 is inverted to output a high signal. This high signal is an exclusive o gate G. is applied to one side input terminal of the 6), the exclusive Iowa gate (G 6), the other input terminal, so that the exclusive Iowa gate (G-high signal outputted by high. low voltage is applied to the two input terminals of 7), the input of the do.

따라서 배타적 오아게이트(G6)의 출력단에서는 두 입력단자에 인가되는 하이신호에 의하여 로우신호를 출력되게 되므로 표시구동부(5)의 트랜지스터(TR1)을 구동시키게 되어 전원전압(Vcc)를 저항(R5), 트랜지스터(TR1), 에미터단자, 콜렉터단자, 램프(LED1)를 통해 흐르므로 램프(LED1)는 점등되어 검사되는 트랜지스터가 양호함을 알게된다.Therefore, since the low signal is output by the high signal applied to the two input terminals at the output terminal of the exclusive o gate G 6 , the transistor TR 1 of the display driver 5 is driven to resist the power supply voltage Vcc. Since R 5 ), the transistor TR 1 , the emitter terminal, the collector terminal, and the lamp LED 1 flow through, the lamp LED 1 is turned on to know that the transistor to be inspected is good.

반면에 검사될 트랜지스터가 PNP형일 경우, 스위치(SW1)를 PNP형 위치로 절환시키고, 스위치(SW2)를 시작위치로 절환하게 되면, 상기 비교판단부(4)의 NOT게이트(G3)의 입력단에는 하이신호가 입력되면서 이 하이신호가 NOT게이트(G2)와 NOT게이트(G4)의 인에이블 단자에 인가됨과 동시에 배타적 오아게이트(G7)의 일측입력단자에 하이신호를 인가시키게 된다.On the other hand, when the transistor to be inspected is of the PNP type, when the switch SW 1 is switched to the PNP type position and the switch SW 2 is switched to the start position, the NOT gate G 3 of the comparison determination unit 4 is performed. As the high signal is input to the input terminal of, the high signal is applied to the enable terminals of the NOT gate (G 2 ) and the NOT gate (G 4 ), and the high signal is applied to one input terminal of the exclusive o gate (G 7 ). do.

한편 상기 NOT게이트(G3)의 출력단에는 상기 하이신호 입력이 반전되어 로우신호를 출력시키는 동시에 이 로우신호는 NOT게이트(G1)와 NOT게이트(G5)의 인에이블단자에 인가되게 된다.Meanwhile, the high signal input is inverted at the output terminal of the NOT gate G 3 to output a low signal, and the low signal is applied to the enable terminals of the NOT gate G 1 and the NOT gate G 5 .

따라서, 상기 NOT게이트(G1)과 (G2)의 출력단에서는 각각 하이신호와 로우신호를 출력시켜 검사될 트랜지스터의 에미터 단자에 하이신호를 콜렉터 단자에 로우신호를 입력시키게 되고 상기 신호 입력부(2)에서는 리세트단자에 인가되는 하이신호에 의하여 출력단에서 로우신호가 출력되어 이 로우신호가 터미널(3)의 베이스 단자에 인가됨과 동시에 배타적 오아게이트(G7)의 타측 입력단자에 인가시키게 되므로 배타적 오아게이트(G7)의 출력단에서는 하이신호가 출력되게 된다.Accordingly, the output terminal of the NOT gates G 1 and G 2 outputs a high signal and a low signal, respectively, so that a high signal is input to the emitter terminal of the transistor to be inspected, and a low signal is input to the collector terminal. In 2), the low signal is output from the output terminal by the high signal applied to the reset terminal, and the low signal is applied to the base terminal of the terminal 3 and simultaneously applied to the other input terminal of the exclusive oragate G 7 . The high signal is output from the output terminal of the exclusive or gate G 7 .

한편, 터미널(3)에 접속된 PNP형 트랜지스터는 신호입력부(2)의 로우신호에 의하여 온상태가 되므로 전원 전압(Vcc)는 저항(R2)을 통해서 터미널(3)를 에미터단자로 부터 콜렉터단자를 통해서 NOT게이트(G5)에 인가되게 되지만 NOT게이트(G5)의 인에이블단자에 인가되는 로우신호에 의하여 출력되는 신호가 없고, 반면에 NOT게이트(G4)의 출력단에서 입력단으로 부터 인가되는 로우신호가 인에이블단자의 하이신호에 의하여 반전 구동되어 하이 신호를 출력시키게 되고, 이 하이신호는 베타적 오아게이트(G6)의 일측 입력단자에 인가되므로 배타적 오아게이트(G6)의 출력단에서는 타측입력단자에 인가되는 하이신호에 의하여 로우신호를 출력시키게 되므로 표시구동부(5)의 트랜지스터(TR1)를 구동시켜주게 되어 램프(LED1)를 점등시켜 검사되는 PNP트랜지스터가 양호한 것을 검사해 주게 되는 것이다.On the other hand, since the PNP-type transistor connected to the terminal 3 is turned on by the low signal of the signal input unit 2, the power supply voltage Vcc is connected to the terminal 3 from the emitter terminal through the resistor R 2 . Although it is applied to the NOT gate (G 5 ) through the collector terminal, there is no signal outputted by the low signal applied to the enable terminal of the NOT gate (G 5 ), whereas from the output terminal of the NOT gate (G 4 ) to the input terminal The low signal applied from is inverted by the high signal of the enable terminal and outputs a high signal. The high signal is applied to one input terminal of the beta oragate G 6 , so the exclusive oragate G 6 is applied. in the output stage, so thereby output the low level signal by a high signal applied to the other input terminal is dropped to drive the transistor (TR 1) of the display driver 5 are checked whether PNP transfected to strike the lamp (LED 1) The foundation would be good to give them a test.

상기와 같이 동작하던 중에 검사되는 트랜지스터가 불량일 경우, NOT게이트 (G4)(G5)중 어느 하나에서 로우 신호가 출력되어 배타적 오아게이트(G6)의 일측 입력단자에 인가되고 배타적 오아게이트(G6)의 타측 입력단자에 하이신호가 입력되므로 해서 배타적 오아게이트(G6)의 출력단에서는 하이신호가 출력되므로 표시부(5)의 트랜지스터(TR1)이 구동하지 못하므로 램프(LED1)는 소등되게 되어 검사되는 트랜지스터가 불량임을 표시해 주게된다.If the transistor to be inspected is defective while operating as described above, a low signal is output from one of the NOT gates G 4 and G 5 to be applied to one input terminal of the exclusive O gate G 6 , and the exclusive O gate Since (G 6), the other input terminal to the high signal to is input exclusive Iowa gate (G 6) output the high signal and the transistor of the display unit 5 of the output (TR 1) not the driving of the lamp (LED 1) Turns off to indicate that the transistor being tested is bad.

또한, 검사될 트랜지스터의 유형이 섞여져 있는 상태에서 트랜지스터를 양호.불량을 검사하고져 할 경우, 먼저 터미널(3)에 검사될 트랜지스터를 접속하고 이어서 유형 판단유도스위치(SW1)을 먼저 NPN위치에 놓고, 검사될 트랜지스터를 작동을 유도하는 스위치(SW2)를 정지 위치로 설정시킨 상태에서 검사를 하게 되는데, 이 과정은 상기한 NPN유형 트랜지스터 검사 과정과 동일한 과정으로 검사를 하였더니 비교 판단부(4)의 NOT게이트(G5)의 출력단에서 로우신호가 출력되고 이 로우신호가 배타적 오아게이트(G6)의 일측 입력단자에 인가되어 상기 배타적 오아게이트(G6)의 타측 입력단자에 인가되는 하이신호에 의하여 배타적 오아게이트(G6)의 출력단에서는 하이 신호가 출력되면서 표시구동부(5)에 인가되지만 이 하이신호는 표시부(5)를 구동시키지 못하게 되어 표시부(5)의 램프가 소등되게 된다.In addition, when the types of the transistors to be inspected are mixed, the transistors are good. If the defects are to be inspected, the transistors to be inspected are first connected to the terminal 3, and then the type judgment induction switch SW 1 is first placed in the NPN position. Then, the inspection is performed in a state where the switch SW 2 for inducing the operation of the transistor to be inspected is set to the stop position. The process is performed in the same process as the NPN type transistor inspection process described above. 4) the low signal at the output terminal of the NOT gate (G 5) and the output of the is applied to one side input terminals of the two low signals exclusively Iowa gate (G 6) is applied to the other input terminal of the exclusive Iowa gate (G 6) The high signal is applied to the display driver 5 while the high signal is output from the output terminal of the exclusive o gate G 6 due to the high signal. However, the high signal does not drive the display unit 5. The lamp of the display unit 5 is turned off.

따라서 검사자는 다시 상기 유형판단유도스위치(SW1)를 상기 NPN위치에서 PNP위치로 절환시키고, 이어서 검사될 작동을 유도하는 스위치(SW2)를 시작위치로 절환시켜 상기 PNP유형 트랜지스터 검사과정과 같은 과정으로 검사를 실시 하였더니, 비교 판단부(4)의 NOT게이트(G4)의 출력단에서 하이신호가 출력되어 배타적 오아게이트(G6)의 일측 입력단자에 인가되고, 정실이 배타적 오아게이트(G6)의 타측 입력단자에 인가되는 하이신호에 의하여 상기 배타적 오아게이트(G6)의 출력단에는 로우신호가 출력되면서 표시구동부(5)에 인가되어 표시구동부(5)의 트랜지스터(TR1)를 온 구동시켜 주게 되므로 램프(LED1)는 점등되게 되어 지금 검사중인 트랜지스터는 유형이 PNP형 트랜지터로 양호함을 판별할 수 있게 되는 것이다.Therefore, the inspector switches the type determination induction switch SW 1 from the NPN position to the PNP position, and then switches the switch SW 2 , which induces the operation to be inspected, to the start position, such as the PNP type transistor inspection process. After the inspection was performed, a high signal is output from the output terminal of the NOT gate G 4 of the comparison determination unit 4 and applied to one input terminal of the exclusive o gate G 6 . G 6 ) is applied to the display driver 5 while a low signal is output to the output terminal of the exclusive or gate G 6 by the high signal applied to the other input terminal of the G 6 ) to supply the transistor TR 1 of the display driver 5. Since the lamp is turned on, the lamp LED 1 is turned on so that the transistor under test can be determined to be good with a PNP type transistor.

반면에 검사되는 트랜지스터를 상기 과정중 NPN검사과정을 거쳐서 표시구동부(5)의 램프(LED1)가 점등되었을 경우에는 물론 검사되는 트랜지스터 NPN형 트랜지스터로서 양호함을 판별할 수 있게 되는 것이다.On the other hand, the transistor to be inspected can be determined to be good as the transistor to be inspected when the lamp LED 1 of the display driver 5 is turned on through the NPN inspection process.

만약 상기와 같은 과정을 거쳐서도 표시부가 구동되지 않으면서 램프가 점등되지 못한 경우에는 상기 검사되는 트랜지스터는 무조건 불량임으로 판별하게 되는 것이다.If the lamp is not turned on while the display is not driven even through the above process, the inspected transistor is determined to be unconditionally defective.

이상에서 설명한 바와같이 본 고안은 검사되는 트랜지스터의 유형판별은 물론 작동상태의 양호, 불량 상태를 용이하게 판별할 수 있으므로 종래에 트랜지스터의 단자를 일일이 검사하여 판별해야 하는 번거로움을 완전히 해소할 수 있는 이점을 제공하게 되는 것이다.As described above, the present invention can easily discriminate the good and bad states of the operation state as well as the type discrimination of the transistor to be inspected, thereby completely eliminating the inconvenience of having to inspect the terminal of the transistor individually. This will provide an advantage.

Claims (1)

PNP 또는 NPN유형 판단을 유도하는 스위치(SW1)와, 검사될 트랜지스터의 작동상태 판단을 유도하는 스위치(SW2)와, 상기 스위치(SW2)의 작동상태에 따라 일련의 펄스를 주기적으로 발생시키는 저항(R8)(R9), 캐패시터(C1)로 된 시정수 회로(가)와, 타이머(TIMER)로 구성된 신호입력부(2)와 검사될 트랜지스터가 접속되는 터미널(3)과, 상기 스위치(SW1)로 부터 입력되는 신호와 상기 입력신호부(2)에서 출력되는 신호를 받아 반전하는 NOT게이트(G1-G3), 바이어스저항(R1-R3), 상기 터미널(3)에 검사되는 트랜지스터로 부터 출력되는 신호를 비교 판단하는 와이어드 오아게이트로 구성되는 NOT게이트(G4)(G5), 배타적 오아게이트(G6), (G7)으로 구성된 비교판단부(4)와, 비교판단부(4)의 출력신호에 따라 점멸되면서 검사될 트랜지스터의 작동상태를 표시하는 표시구동부(5)로 구성하여서된 것을 특징으로 하는 트랜지스터 검사기.A switch SW 1 for inducing a PNP or NPN type determination, a switch SW 2 for inducing an operation state determination of a transistor to be inspected, and a series of pulses are periodically generated according to the operation state of the switch SW 2 . A time constant circuit consisting of a resistor R 8 (R 9 ) and a capacitor C 1 , a signal input unit 2 composed of a timer TIMER, and a terminal 3 to which a transistor to be inspected is connected; NOT gates (G 1 -G 3 ), bias resistors (R 1 -R 3 ), and the terminal (inverted) which receive the signal input from the switch (SW 1 ) and the signal output from the input signal unit (2), and invert it. 3) a comparison determination unit composed of a NOT gate (G 4 ) (G 5 ), an exclusive ora gate (G 6 ), and (G 7 ) including a wired oragate for comparing and judging a signal output from a transistor to be examined ( 4) and blinking according to the output signal of the comparison determination unit 4 to indicate the operating state of the transistor to be inspected. Scanner, characterized in that the transistors consist of hayeoseo time interval ET 5.
KR2019870024360U 1987-12-31 1987-12-31 Transistor detector KR900010400Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870024360U KR900010400Y1 (en) 1987-12-31 1987-12-31 Transistor detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870024360U KR900010400Y1 (en) 1987-12-31 1987-12-31 Transistor detector

Publications (2)

Publication Number Publication Date
KR890014085U KR890014085U (en) 1989-08-10
KR900010400Y1 true KR900010400Y1 (en) 1990-11-15

Family

ID=19271248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870024360U KR900010400Y1 (en) 1987-12-31 1987-12-31 Transistor detector

Country Status (1)

Country Link
KR (1) KR900010400Y1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081464A (en) * 2000-02-14 2001-08-29 윤종용 Microwave oven

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081464A (en) * 2000-02-14 2001-08-29 윤종용 Microwave oven

Also Published As

Publication number Publication date
KR890014085U (en) 1989-08-10

Similar Documents

Publication Publication Date Title
US5736862A (en) System for detecting faults in connections between integrated circuits and circuit board traces
US5818251A (en) Apparatus and method for testing the connections between an integrated circuit and a printed circuit board
KR900010400Y1 (en) Transistor detector
US4110687A (en) Dual threshold logic probe
US4864219A (en) Method and apparatus for verifying proper placement of integrated circuits on circuit boards
US3458814A (en) Tester for determining the semiconductor material type of transistors
KR950008486Y1 (en) Programmer having power checking function
KR100213370B1 (en) Circuit function inspection apparatus with automatic inspection jig apparatus
US4684887A (en) High voltage test confirmation apparatus
KR950007504Y1 (en) Apparutus for testing the pin of a pcb
KR100352598B1 (en) Apparatus for automatical controlling input of digital mult imeter
US3345565A (en) Continuity field test bridge circuit with diode-controlled visual indicator means
KR960008880Y1 (en) Auto-connector tester
KR910005304B1 (en) Switch circuit of detecting apparatus
JPS6319811Y2 (en)
SU1555690A1 (en) Apparatus for checking the wiring of articles
JP2000098004A (en) Semiconductor integrated circuit device
KR890007611Y1 (en) Inspecting circuit of fuse resistance
JPH0637781U (en) Inspection device for pull-up resistance
SU1383231A1 (en) Device for checking quality of ic contact
KR0177218B1 (en) Pin Search Method of Automatic Board Inspection Machine
JPH0338710Y2 (en)
KR840000469Y1 (en) Tester
JPH0421106Y2 (en)
JPH04208881A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee