KR900008279Y1 - Sub-video composition circuit using encoder ic - Google Patents

Sub-video composition circuit using encoder ic Download PDF

Info

Publication number
KR900008279Y1
KR900008279Y1 KR2019870010797U KR870010797U KR900008279Y1 KR 900008279 Y1 KR900008279 Y1 KR 900008279Y1 KR 2019870010797 U KR2019870010797 U KR 2019870010797U KR 870010797 U KR870010797 U KR 870010797U KR 900008279 Y1 KR900008279 Y1 KR 900008279Y1
Authority
KR
South Korea
Prior art keywords
unit
video
encoder
sub
signal
Prior art date
Application number
KR2019870010797U
Other languages
Korean (ko)
Other versions
KR890003932U (en
Inventor
최훈순
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870010797U priority Critical patent/KR900008279Y1/en
Publication of KR890003932U publication Critical patent/KR890003932U/en
Application granted granted Critical
Publication of KR900008279Y1 publication Critical patent/KR900008279Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Abstract

내용 없음.No content.

Description

엔코더 IC를 이용한 서브비데오 합성회로Sub video synthesis circuit using encoder IC

제 1 도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제 2 도는 메인화면과 서브화면을 나타낸 구성도.2 is a configuration diagram showing a main screen and a sub screen.

제 3 도는 3a 도 내지 3e 도는 본 고안에서의 설명을 위한 타이밍 펄스신호도.3A to 3E are timing pulse signal diagrams for explanation in the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 2 : 비데오입력신호단자 3 : 비데오출력신호단자1, 2: video input signal terminal 3: video output signal terminal

4 : 디코더부 5 : 멀티플렉스부4 decoder unit 5 multiplex unit

6 : A/D변환기 7 : D/A변환기6: A / D converter 7: D / A converter

8 : 콘트롤러부 9 : 메모리부8: controller 9: memory

10 : 동기분리부 11 : 원스트 IC부10: synchronous separation section 11: one-st IC section

12 : 전압제어 발진기부 13 : 변조부12 voltage control oscillator unit 13 modulation unit

14 : 색동기 게이트부 20 : 서브비데오 디지탈회로부14: color synchronization gate portion 20: sub video digital circuit portion

30 : 엔코더 IC(BA7230)부 40 : 비데오 앰프회로부30: encoder IC (BA7230) part 40: video amplifier circuit part

본 고안은 엔코더 IC를 이용한 서브비데오 합성회로에 관한 것이다.The present invention relates to a sub video synthesis circuit using an encoder IC.

종래의 디지탈 TV및 디지탈 VTR의 재생에 있어서는, 2대의 비데오 신호를 한모니터에 디스플레이 하기 위해 통상적으로 서브비데오 신호로 선택된 비데오 신호는 색차 신호로 분히한후 코우딩하게 되고, 메인비데오(Main viedo)신호는 메모리에 저장된 서브비데오 신호를 합성시키게 된다. 이와 같이 메인비데오 신호에 서브비데오 신호를 합성시키기 위해서는 메인비데오에서 fsc(색부 반송파)신호를 추출할 수 있는 회로와 또는 D/A 변환기로 출력되는 색차신호를 비데오 신호로 만들어 주는 회로 또는 메인비데오 신호와 서브비데오 신호를 스위칭하기 위한 스위치 회로가 필요하게 되는 문제점이 있었다.In the reproduction of conventional digital TVs and digital VTRs, a video signal, which is usually selected as a sub video signal in order to display two video signals on one monitor, is divided into chrominance signals and then coded, followed by main video. The signal synthesizes the sub video signal stored in the memory. In this way, in order to synthesize the sub video signal to the main video signal, a circuit capable of extracting the fsc (color carrier) signal from the main video, or a circuit or main video signal that makes the color difference signal output from the D / A converter into a video signal. There is a problem that a switch circuit for switching the and video signal.

본 고안은 이러한 문제점을 해결하기 위하여, 기존에 필요로한 3개의 회로를 본 고안에서는 엔코더 IC부와 또한 버스트플래그펄스(Burst Flag Pulse)(BFP)라 약칭함)신호를 발생시키기 위한 원쇼트 IC부를 이용하여 쉽게 서브비데오 신호를 메인비데오 신호에 합성시킬 수 있도록 하므로써 서브메인비데오 화면을 한 모니터에 나타낼 수 있도록 안출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.In order to solve this problem, the present invention is a one-shot IC for generating three conventional circuits required in the present invention to generate an encoder IC section and also a burst flag pulse (BFP) signal. The sub-video video screen can be displayed on one monitor by easily combining the sub-video signal with the main video signal by using the unit, which will be described in detail with reference to the accompanying drawings.

비데오 입력신호단자(1)(2)에 스위치(SW1), 디코더(4), 멀티플렉스부(5), A/D 변환기(6), D/A변환기(7), 콘트롤러부(8)및 메모리부(9)로된 서브비데오 디지탈회로부(20)를 연결하고 상기 서브비데오 디지탈회로부(20)의 내부에 구성된 스위치(SW1)의 일단(①)에는 동기분리부(10)의 입력단을 통하여 상기 동기분리부(10)의 출력단에는 원쇼트 IC부(11)의 입력단을 연결하고 상기 원쇼트 IC부(11)의 출력단에는 색동기 게이트부(14), 변조부(13)및 전압제어 발진기부(12)로된 엔코더 IC부 (30)의 입력단을 연결하고, 상기 서브비데오 디지탈회로부(20)의 내부에 구성된 D/A변환기(7)의 출력단에는 엔코더 IC부(30)의 내부에 구성된 변조부(13)의 입력단을 연결함과 더불어 상기 엔코더 IC부(30)의 출력단에 직류전원단자(Vcc)및 비데오 출력신호단자(3)로된 비데오 앰프회로부(40)를 연결하여서 구성한 것이다.Switch (SW 1 ), decoder (4), multiplex unit (5), A / D converter (6), D / A converter (7), controller unit (8) to video input signal terminals (1) and (2) And an input terminal of the synchronization separator 10 connected to one end ① of the switch SW 1 configured inside the sub video digital circuit unit 20 by connecting the sub video digital circuit unit 20 including the memory unit 9. The output terminal of the one-shot IC unit 11 is connected to the output terminal of the synchronization separator 10, and the color synchronization gate unit 14, the modulator 13, and the voltage control are connected to the output terminal of the one-shot IC unit 11. An input terminal of the encoder IC unit 30 including the oscillator unit 12 is connected, and an output terminal of the D / A converter 7 configured inside the sub video digital circuit unit 20 is provided inside the encoder IC unit 30. In addition to connecting the input terminal of the modulator 13, the video amplifier circuit unit 40 consisting of a DC power terminal Vcc and a video output signal terminal 3 is connected to the output terminal of the encoder IC unit 30. It is configured by.

이와 같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above are as follows.

우선, 2개의 비데오 신호인 비데오 입력신호단자(1)(2)에 제 3a 도에서와 같은 비데오 입력신호가 입력되면 스위치(SW1)를 통하여 메인 비데오신호와 서브비데오 신호를 각각 결정한 후 제 2 도에서와 같은 메인화면과 서브화면을 구성하고자 하는 것으로, 통상적으로는 서브비데오에서는 색차신호를 각각 분리하여 멀티플렉스부(5)A/D변환기(6)를 통해 콘트롤러부(8)에서는 수직과 수평으로 압축된 영상신호를 메모리부(9)에 기록하게 되며 상기 메모리부(9)에서 판독된 신호는 각각 6비트씩 색차(Y, R-Y, B-Y)신호는 D/A변환기를 통하여 (Y, R-Y, B-Y)색차신호를 재생하게 된다.First, when the video input signal as shown in FIG. 3a is input to the video input signal terminals 1 and 2 which are the two video signals, the main video signal and the sub video signal are respectively determined through the switch SW 1 , and then the second video signal is determined. The main screen and the sub screen as shown in FIG. 3 are generally configured. In the sub video, the color difference signals are separated from each other, and the controller unit 8 uses the multiplex unit 5 and the A / D converter 6 to separate the color difference signals. The horizontally compressed video signal is recorded in the memory unit 9, and the signals read out from the memory unit 9 are each 6 bits in color difference (Y, RY, BY) signals through the D / A converter (Y, RY, BY) to reproduce the color difference signal.

이와 같이 재생된 Y, R-Y, B-Y의 색차신호를 서브비데오 신호로 만들기 위해 변조부(13)에서는 색변조를 해야하는데 이때 필요한 fsc(색부반송파)는 메인비데오신호의 색동기신호와 일치하는 색부반송파신호를 만들기 위해 메인비데오의 수평동기신호(제 3e 도로 부터 원쇼트 IC부(11)를 이용하여 제 3b 도와 같이 버스트플래그 펄스신호(BFP)를 엔코더 IC부(30)에 입력시킨다.In order to make the color difference signals of Y, RY and BY reproduced as the sub video signals, the modulator 13 needs to perform color modulation. The required fsc (color carrier) is a color carrier that matches the color synchronization signal of the main video signal. In order to generate the signal, the burst flag pulse signal BFP is input to the encoder IC unit 30 as shown in the 3b diagram using the horizontal synchronization signal of the main video (from the 3e road to the one-shot IC unit 11).

이와같이 엔코더IC부(30)에 입력된 버스트플래그 펄스신호에 의해 메인비데오에서는 색동기 신호를 추출하여 연속색부반송파 신호를 만드는 전압제어 발진기(12)의 색동기 신호위상과 일치시키게 된다. 또한 제 3c 도와 같은 클램프 펄스신호는 서브비데오 신호와 메인 비데오 신호의 직류전압레벨(Pedestal Level)과 일치시켜줌으로써, 서브비데오는 제 3d 도와 같은 스위치의 펄스신호에 의해 비데오 출력신호(e)와 같은 신호를 비데오 출력신호단자(3)로 출력하여 메인비데오 신호에 서브 비데오 신호를 싣게 되는 것이다.As such, the main video extracts the color synchronizing signal from the burst flag pulse signal inputted to the encoder IC unit 30 to match the color synchronizing signal phase of the voltage-controlled oscillator 12 that generates the continuous color subcarrier signal. In addition, the clamp pulse signal as shown in the 3c diagram matches the pedestal level of the sub video signal and the main video signal, so that the sub video is the same as the video output signal e by the pulse signal of the switch as shown in the 3d diagram. The signal is output to the video output signal terminal 3 to load the sub video signal on the main video signal.

이상에서와 같이 동작되는 본 고안, 카메라 영상에 패터언(Pattern)을 삽입시키는데 주로 사용되는 BA7230 엔코더 IC부와 원쇼트 IC부를 이용한 간단한 회로구성으로 메인비데오 화면과 서브비데오 화면을 한 모니터에 나타낼 수 있는 효과를 지닌 것이다.The main video screen and the sub video screen can be displayed on one monitor by the simple circuit configuration using the BA7230 encoder IC unit and the one-shot IC unit, which are mainly used to insert the pattern into the camera image. It has an effect.

Claims (1)

통상의 비데오 입력신호단자(1)(2)에 스위치(SW1) 디코더(4), 멀티플렉스부(5), A/D변환기(6), D/A변환기(7), 콘트롤러부(8)및 메모리부(9)로된 서브비데오 디지탈회로부(20)를 연결구성한 것에 있어서, 상기 스위치(SW1)의 일단(1)에 동기분리부(10)의 입력단을 통하여 그의 출력단에는 원쇼트 IC부(11)의 입력단을 연결하고, 상기 원쇼트 IC부(11)의 출력단에는 색동기 게이트부(14), 변조부(13)및 전압제어발진기(12)로된 엔코더 IC부(30)의 입력단을 연결하고, 상기 서브비데오디지탈 회로부(20)의 내부에 구성된 D/A변환기 (7)의 출력단에는 엔코더 IC부(30)의 내부에 구성된 변조부(13)의 입력단을 연결하고 상기 엔코더 IC부(30)의 출력단에는 비데오앰프회로부(40)의 입력단을 연결하여서 구성된 엔코더 IC를 이용한 서브비데오 합성회로.A switch (SW 1 ) decoder (4), a multiplex unit (5), an A / D converter (6), a D / A converter (7), and a controller unit (8) to a normal video input signal terminal (1) and (2). ) And a sub video digital circuit section 20 consisting of a memory section 9, a one-shot IC at its output end via an input terminal of the synchronous separation section 10 at one end 1 of the switch SW 1 . The input terminal of the unit 11 is connected, and the output terminal of the one short IC unit 11 of the encoder IC unit 30 comprising the color synchronizing gate unit 14, the modulator 13, and the voltage controlled oscillator 12. An input terminal is connected, and an output terminal of the D / A converter 7 configured inside the sub-video circuit unit 20 is connected to an input terminal of a modulation unit 13 configured inside the encoder IC unit 30, and the encoder IC is connected. Sub video synthesis circuit using an encoder IC configured by connecting the input terminal of the video amplifier circuit unit 40 to the output terminal of the unit (30).
KR2019870010797U 1987-07-02 1987-07-02 Sub-video composition circuit using encoder ic KR900008279Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870010797U KR900008279Y1 (en) 1987-07-02 1987-07-02 Sub-video composition circuit using encoder ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870010797U KR900008279Y1 (en) 1987-07-02 1987-07-02 Sub-video composition circuit using encoder ic

Publications (2)

Publication Number Publication Date
KR890003932U KR890003932U (en) 1989-04-14
KR900008279Y1 true KR900008279Y1 (en) 1990-09-10

Family

ID=19264822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870010797U KR900008279Y1 (en) 1987-07-02 1987-07-02 Sub-video composition circuit using encoder ic

Country Status (1)

Country Link
KR (1) KR900008279Y1 (en)

Also Published As

Publication number Publication date
KR890003932U (en) 1989-04-14

Similar Documents

Publication Publication Date Title
KR840001420A (en) Color still picture playback device
KR910013873A (en) 4-screen display
KR930015760A (en) TV mode automatic inverter
JPH038633B2 (en)
KR910010112B1 (en) Synthesizing device for video signal
KR900008279Y1 (en) Sub-video composition circuit using encoder ic
KR100413611B1 (en) Video signal phase synchronizing method, circuit and synthesizing apparatus
KR940015975A (en) Digital video tape recorder
KR900003544Y1 (en) Color burst signal extracting circuit
JP2502694B2 (en) Video signal synthesizer
JPS5892181A (en) Multiplex signal receiver
KR930008026Y1 (en) Video signal processing circuit of on-screen display
KR900007430B1 (en) Tv flicker eliminating circuit by multi-field memory
JPS62272678A (en) Picture synthesizer
JPH01106587A (en) One-body type camera and vtr
JPH07231406A (en) Slave screen display circuit with caption moving function
KR940004806Y1 (en) Apparatus for transforming multi rgb color signal
JP3430546B2 (en) External synchronizer
KR890007082Y1 (en) Color mode automobile conversion monitor
JP2504169B2 (en) Video phase converter
KR930007069B1 (en) Displayer in vtr
JP2876610B2 (en) Color signal processing circuit
JPS5588487A (en) Video signal recorder/reproducer
JPH09307912A (en) Color encoder
JPH0541816A (en) Television camera device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee