KR900007365Y1 - Synchronized genervating and automatic stop circuit for the vcr - Google Patents
Synchronized genervating and automatic stop circuit for the vcr Download PDFInfo
- Publication number
- KR900007365Y1 KR900007365Y1 KR2019870007846U KR870007846U KR900007365Y1 KR 900007365 Y1 KR900007365 Y1 KR 900007365Y1 KR 2019870007846 U KR2019870007846 U KR 2019870007846U KR 870007846 U KR870007846 U KR 870007846U KR 900007365 Y1 KR900007365 Y1 KR 900007365Y1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- signal
- circuit
- output
- terminal
- Prior art date
Links
Abstract
내용 없음.No content.
Description
제1도는 본 고안에 따른 회로도.1 is a circuit diagram according to the present invention.
제2도는 제1도의 각부 입출력 상태도.2 is a diagram showing input and output states of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 영상신호단 2 : 클램프 회로1: Video signal stage 2: Clamp circuit
3 : 동기분리회로 4 : 동기검출회로3: synchronous separation circuit 4: synchronous detection circuit
5 : 레코드신호단 6 : 재생신호단5: Record signal stage 6: Playback signal stage
7 : 강제녹화신호단 8 : 동기발생회로7: forced recording signal stage 8: synchronization generating circuit
9 : 마이콤의 오토 스톱단 IC1, IC3, IC4, IC6: 인버터9: Micom's auto stop stage IC 1 , IC 3 , IC 4 , IC 6 : Inverter
IC2, IC5, IC7: 앤드게이트 IC8 : 오아게이트IC 2 , IC 5 , IC 7 : AND gate IC8: OA gate
본 고안은 VCR의 녹화 및 재생시에 있어 동기발생 및 자동정지회로에 관한 것으로 TV방송의 무신호시는 자동적으로 정지하고, 강제녹화시, 즉 오디오 더빙(dubbing)시에 일정부분을 소거할 때는 동기신호를 발생시켜 VCR의 모터 제어계를 일정상태로 구동시키기에 적당하도록한 VCR의 동기발생 및 자동정지회로에 관한 것이다.The present invention relates to a synchronization generating and automatic stop circuit during the recording and playback of a VCR, and automatically stops when there is no signal of TV broadcasting, and when a certain portion is erased during forced recording, that is, during audio dubbing. The present invention relates to a synchronous generation and automatic stop circuit of a VCR, which is suitable for driving a motor control system of a VCR in a constant state by generating a?
즉 TV 방송을 녹화시 무신호가 검출되면 자동적으로 녹화를 정지시키고 오디오 더빙시는 동기신호를 발생시켜 일정부분을 소거 시키기 위한 모터 제어계를 구동시키는VCR의 동기발생 및 자동정지회로를 제공함에 목적이 있다.That is, the purpose of the present invention is to provide a synchronization generating and automatic stop circuit of a VCR that drives a motor control system to automatically stop recording when no signal is detected while recording TV broadcast, and generate a synchronization signal when audio dubbing. .
상기한 목적으로 안출한 본 고안의 회로구성을 제1도에 따라 설명하면 다음과 같다.Referring to Figure 1 the circuit configuration of the present invention devised for the above purpose is as follows.
영상신호단(1)은 클램프 회로(2)와 동기분리회로(3) 및 동기검출회로(4), 인버터(IC1)를 차례로 통해 앤드게이트(IC2), (IC7)의 한 입력단에 각각 연결하고, 레코드 신호단(5)은 앤드케이트(IC2)의 타 입력단에 동시에 인버터(IC3)를 통해 앤드게이트(IC3)를 통해 앤드게이트(IC5)의 한 입력단에 연결한다.The video signal stage 1 is connected to one input terminal of the AND gates IC 2 and IC 7 through the clamp circuit 2, the synchronous separation circuit 3, the synchronous detection circuit 4, and the inverter IC 1 in this order. respectively connect, and the record signal end 5 is connected to one input terminal of the aND Kate (IC 2) aND gate (IC 5) via the aND gate (IC 3) through the other inverter (IC 3) at the same time to the input of.
그리고 재생신호단(6)은 인버터(IC4)를 통해 엔드게이트(IC5)의 타 입력단에 연결하고 또한 앤드게이트(IC7)의 타 입력단에도 연결하며 강제 녹화신호단(7)은 앤드게이트(IC2)의 또 다른 입력단에 연결함과 동시에 인버터(IC6)를 거쳐 앤드게이트(IC7)의 또 다른 입력단에 연결한다.The regeneration signal terminal 6 is connected to the other input terminal of the end gate IC 5 through the inverter IC 4 and also to the other input terminal of the end gate IC 7 , and the forced recording signal terminal 7 is the end gate. Connect to the other input of (IC 2 ) and at the same time through the inverter (IC 6 ) to another input of the AND gate (IC 7 ).
상기 앤드게이트(IC2)의 출력단은 동기발생회로(8)에 연결하고, 앤드게이트(IC5), (IC7)의 출력단은 오아게이트(IC8)를 통해 마이콤의 오토 스톱단(9)에 연결한다.The output terminal of the AND gate IC 2 is connected to the synchronization generating circuit 8, and the output terminals of the AND gates IC 5 and IC 7 are connected to the auto stop terminal 9 of the microcomputer through the ora gate IC 8 . Connect to
이와같이 구성된 회로의 동작을 제1도와 제2도에 의거 설명하면 다음과 같다.The operation of the circuit configured as described above will be described with reference to FIGS. 1 and 2 as follows.
제1도에서 VCR의 재생시는 재생신호단(6)에서 제2도 (마)∼(아)와 같이 하이신호(H)가 출력되고 레코드신호단(5)은 로우(L)가 되며 따라서 재생신호단(6)의 하이신호는 인버터(IC4)에서 인버팅되어 로우상태가 되므로 앤드게이트(IC5), (IC7)와(IC2)의 출력은 모두 로우가 되어 마이콤의 오토 스톱단(9)은 로우 상태가 되고, 이때 강제녹화 신호단(7)에서 로우신호(L)가 출력되면 앤드게이트(IC2)의 출력은 로우상태가 되어 동기 발생회로(8)를 구동시키지 못하고 제2도의 (사)와 같이 강제녹화 신호단(7)의 출력이 하이상태가 되어도 레코드신호단(5)이 로우상태이므로 앤드게이트(IC2)와 오아게이트(IC8)의 출력은 로우상태가 되어 동기발생회로(8)를 구동시키지 못하고 마이콤의 오토 스톱단(9)을 제어하지 못한다.When the VCR is played back in FIG. 1, the high signal H is outputted from the play signal stage 6 as shown in FIG. 2 (e) through (h), and the record signal stage 5 becomes low (L). Since the high signal of the signal stage 6 is inverted by the inverter IC 4 and becomes a low state, the outputs of the AND gates IC5, IC 7 and IC 2 are all low, and the auto stop stage of the microcomputer ( 9) becomes a low state. At this time, when the low signal L is output from the forced recording signal terminal 7, the output of the AND gate IC 2 becomes a low state so that the synchronization generating circuit 8 cannot be driven. Even when the output of the forced recording signal stage 7 becomes high as shown in Fig. 4, since the record signal stage 5 is low, the outputs of the AND gate IC 2 and the oragate IC 8 become low. The synchronization generating circuit 8 cannot be driven and the auto stop stage 9 of the microcomputer cannot be controlled.
또한 공지의 클램프회로(2)와 동기분리회로(3) 및 동기검출회로(4)에 의해서 영상신호(1)로 부터 동기신호가 검출되는데 제2도의 (아)와 같이 동기검출회로(4)의 출력이 하이 상태로 되어도 앤드게이트(IC2)와 오아게이트(IC8)의 출력은 로우상태가 된다.In addition, a synchronous signal is detected from the video signal 1 by the known clamp circuit 2, synchronous separation circuit 3, and synchronous detection circuit 4. The synchronous detection circuit 4 as shown in FIG. The outputs of the AND gates IC 2 and the OR gate IC 8 are turned low even when the output of the output signal becomes high.
한편 녹화(REC)시에는 제2도의 (자)∼(타)와 같이 레코드 신호단(5)의 출력이 하이상태가 되고 재생신호단(6)은 로우(L)가 되며, 이때 강제 녹화신호단(7)과 동기검출회로(4)의 출력이 각각 로우상태이면 즉, 강제적으로 녹화를 원치않고, 무신호시(영상신호로부터 동기신호가 검출되지 않는다.)에는, 강제녹화신호단(7)이 로우이므로 앤드게이트(IC2)의 출력은 로우상태가 되어 동기 발생회로(4)를 구동시키지 못하고 인버터(IC1, IC4,IC6)의 출력이 모두 하이(H)이므로 앤드게이트(IC7)의 출력은 하이상태가 되어 오아게이트(IC8)를 통하여 마이콤의 오토 스톱단(9)에 인가되어 VCR의 동작을 정지시킨다.On the other hand, during the recording (REC), the output of the record signal terminal 5 becomes high and the playback signal terminal 6 becomes low (L) as shown in Figs. When the outputs of the stage 7 and the synchronization detection circuit 4 are low, that is, when no recording is forcibly desired and no signal is generated (no synchronization signal is detected from the video signal), the forced recording signal stage 7 Since the output of the AND gate (IC 2 ) is low because it is low, the output of the AND gate (IC 2 ) cannot be driven and the outputs of the inverters (IC 1 , IC 4 , IC 6 ) are all high (H). The output of IC 7 ) becomes high and is applied to the auto stop stage 9 of the microcomputer through the orifice IC 8 to stop the operation of the VCR.
이때 제2도의 (차)와 같이 강제적으로 녹화를 하기 위해 강제녹화 신호단(7)의 출력을 하이상태로 하면, 앤드게이트(IC2)의 출력은 하이상태로 변하고, 앤드게이트(IC7)의 출력은 로우상태가 되어 오아게이트(IC8)의 출력이 로우상태가 되기 때문에 마이콤의 오토스톱을 해제시키고, 동기발생회로(8)를 구동시켜서 VCR의 모터 제어회로를 일정상태로 구동시킨다.At this time, if the output of the forced recording signal stage 7 is set to the high state in order to forcibly record as shown in FIG. 2 , the output of the AND gate IC 2 is changed to the high state, and the AND gate IC 7 is applied. Since the output of the output signal becomes low and the output of the OR gate IC 8 becomes low, the autocommit of the microcomputer is released, and the synchronization generating circuit 8 is driven to drive the motor control circuit of the VCR in a constant state.
그러므로 오디오 더빙시 일정부분을 소거할때 필요한 동기신호를 발생시키는 것이다.Therefore, it generates a synchronization signal necessary when erasing a certain portion of audio dubbing.
여기서 즉, 레코드시에 제2도의 (카)와 같이 동기검출회로(4)의 출력이 하이상태로 변하고 강제녹화신호단(7)의 출력을 로우상태로 하면 앤드게이트(IC2)의 출력은 로우상태로 변하여 동기발생회로(8)를 구동시키지 못하고, 오아게이트(IC8)의 출력 또한 로우상태를 유지한다.In other words, when the output of the synchronous detection circuit 4 changes to a high state and the output of the forced recording signal terminal 7 becomes low as shown in Fig. 2 (k) at the time of recording, the output of the AND gate IC 2 It turns to a low state and fails to drive the synchronization generating circuit 8, and the output of the oragate IC 8 also remains low.
이때 제2도의 (타)와 같이 강제녹화 신호단(7)의 출력이 하이상태로 변하여도 엔드게이트(IC2)와 오아게이트(IC8)의 출력은 로우상태를 유지한다.At this time, even when the output of the forced recording signal terminal 7 changes to a high state as shown in (a) of FIG. 2 , the outputs of the end gates IC 2 and the oragate IC 8 remain low.
상기한 바와같이 본 고안은 TV 방송의 무신호시는 자동정지 시키고 강제녹화시 즉 오디오 더빙시 일정부분은 소거할때는 동기신호를 발생시켜 모터 제어회로를 구동시켰기 때문에 다기능의 VCR를 제작할수 있는 것에 효과가 있다.As described above, the present invention is effective in producing a multifunctional VCR because the motor control circuit is driven by generating a synchronous signal when autonomous signal of TV broadcast is stopped and when a certain part is erased during forced recording, that is, audio dubbing. have.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870007846U KR900007365Y1 (en) | 1987-05-21 | 1987-05-21 | Synchronized genervating and automatic stop circuit for the vcr |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870007846U KR900007365Y1 (en) | 1987-05-21 | 1987-05-21 | Synchronized genervating and automatic stop circuit for the vcr |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR900007365Y1 true KR900007365Y1 (en) | 1990-08-13 |
Family
ID=19263119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019870007846U KR900007365Y1 (en) | 1987-05-21 | 1987-05-21 | Synchronized genervating and automatic stop circuit for the vcr |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900007365Y1 (en) |
-
1987
- 1987-05-21 KR KR2019870007846U patent/KR900007365Y1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878129A (en) | Method for reproduction of stored video signals with disk reproducing apparatus | |
| KR900007365Y1 (en) | Synchronized genervating and automatic stop circuit for the vcr | |
| US5790498A (en) | Apparatus for self-recording a compact disk reproduced signal on a video tape in a video cassette recorder/compact disk player complex system | |
| KR850001159Y1 (en) | Recording and reproducing control circuit of vtr | |
| KR850001665Y1 (en) | Fast forward and pause circuit of video tape | |
| KR930005149Y1 (en) | Head track automatic control circuit for vcr | |
| JPS6085440A (en) | Tape recorder | |
| KR970002174B1 (en) | Vcr reservation reproducing apparatus | |
| KR0136501Y1 (en) | Ntsc/pal automatic detecting circuit | |
| KR910005587Y1 (en) | Input signal automatic selection circuit for stereo vtr | |
| KR910005242Y1 (en) | Multi mode signal processing circuit | |
| KR900008855Y1 (en) | Double deck reproducing control apparatus | |
| KR890004697Y1 (en) | Recording and reproducing circuit of audio signals | |
| KR900005065B1 (en) | Video signal improvement system of video tape recoder | |
| KR880004218Y1 (en) | Function selection automatic modulation circuit | |
| JPH07210976A (en) | Video disk player | |
| KR930006884Y1 (en) | Initial picture stabilization circuit for vtr | |
| KR920004016Y1 (en) | Converting circuit of tape velocity when to play in vtr without video signal | |
| KR920005113Y1 (en) | Audio fade-out circuit of camcoder | |
| KR870000438Y1 (en) | Automatic stop device when video signal non-input | |
| JPH01269204A (en) | Magnetic recording and reproducing device | |
| KR950010536Y1 (en) | High speed circuit when no signal of vcr | |
| KR860001982Y1 (en) | Double deck cassette tape recorder | |
| JPH0510473Y2 (en) | ||
| KR960020647A (en) | TVCR with Auto Video Still |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19981221 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |