KR900006723Y1 - Image mixing circuit for digital tv - Google Patents

Image mixing circuit for digital tv Download PDF

Info

Publication number
KR900006723Y1
KR900006723Y1 KR2019870021092U KR870021092U KR900006723Y1 KR 900006723 Y1 KR900006723 Y1 KR 900006723Y1 KR 2019870021092 U KR2019870021092 U KR 2019870021092U KR 870021092 U KR870021092 U KR 870021092U KR 900006723 Y1 KR900006723 Y1 KR 900006723Y1
Authority
KR
South Korea
Prior art keywords
transistor
base
collector
emitter
input
Prior art date
Application number
KR2019870021092U
Other languages
Korean (ko)
Other versions
KR890012017U (en
Inventor
최현종
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870021092U priority Critical patent/KR900006723Y1/en
Publication of KR890012017U publication Critical patent/KR890012017U/en
Application granted granted Critical
Publication of KR900006723Y1 publication Critical patent/KR900006723Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Abstract

내용 없음.No content.

Description

디지탈 TV수상기의 화상 혼합장치Image Mixer of Digital TV Receiver

제1도는 본 고안 장치의 회로도.1 is a circuit diagram of the device of the present invention.

제2도 a~d는 제1도 회로중 각 부분에서의 파형도.2 is a waveform diagram of each part of the circuit of FIG.

본 고안은 TV 화면의 일부에 다른 채널 방송 화면이 표시되는 디지탈 TV수상기의 화상 혼합장치에 관한 것으로서 특히 차동증폭기로된 스위칭부, 혼합부, 레벨조절부 및 출력부를 설치하여된 디지탈 TV 수상기의 화상 혼합장치에 관한 것이다.The present invention relates to an image mixing device of a digital TV receiver in which a channel broadcasting screen is displayed on a part of a TV screen, and in particular, an image of a digital TV receiver provided with a switching unit, a mixing unit, a level control unit, and an output unit formed of a differential amplifier. It relates to a mixing device.

종래의 디지탈 TV에서는 다수개의 소자들을 이용한 복잡한 구성으로서 하나의 화면내에 조그마한 구획으로 된 화면을 표시하도록 하였으므로 회로가 복잡하여서 고장원인이 될뿐 아니라 제조 공정이 복잡하여지고 제조 원가가 높아지는 단점이 있다.In the conventional digital TV, as a complicated configuration using a plurality of elements is to display a screen with a small partition in one screen, the circuit is complicated, which causes not only a failure but also a complicated manufacturing process and a high manufacturing cost.

본 고안은 이러한 종래의 단점을 해결하기 위하여 트랜지스터들로 구성된 스위칭부, 혼합부, 레벨조절부 및 출력부만으로 화상 혼합장치를 구성하므로서 구성이 간단하여 고장개소가 거의 없을뿐 아니라 제조공정이 간단하며 동시에 제조원가가 낮으면서도 하나의 화면내에 조그마한 구획으로된 다른 화면을 표시하도록 할 수 있는 디지탈 TV수상기의 화상 혼합장치를 제공하는 것을 목적으로 하며, 이하 첨부된 도면을 참조하면서 본 고안의 구성 및 작용효과를 설명하면 다음과 같다.In order to solve the above disadvantages, the present invention consists of an image mixing device consisting of only a switching part, a mixing part, a level adjusting part, and an output part composed of transistors. At the same time, it is an object of the present invention to provide an image mixing device of a digital TV receiver capable of displaying different screens in small sections in one screen while having low manufacturing costs, and with reference to the accompanying drawings. When described as follows.

제1도를 참조하면 본 고안 장치는 주영상신호가 인가되는 입력(A) 을 에미터 접지 트랜지스터(Q1)와 저항(R2­R3) 및 가변저항으로 된 레벨조절부(4)의 출력에 연결하여서 혼합부(2)내의 콜렉터 접지 트랜지스터(Q2)의 베이스에 연결하고, 혼합부(2)의 트랜지스터(Q2)의 에미터는 제어신호(B)가 접지 트랜지스터(Q5)의 베이스에 입력되고 트랜지스터(Q2) 콜렉터가 차동트랜지스터(Q3, Q4)의 트랜지스터(Q4)의 베이스에 연결된 스위칭부(1)의 트랜지스터(Q3)의 콜렉터에 연결함과 동시에 다이오드(D1)를 통하여 출력부(3)의 에미터 접지 트랜지스터(Q7)의 베이스에 연결하며, 혼합될 영상신호(C)가 베이스에 입력되는 혼합부(2)의 콜렉터 접지 트랜지스터(Q6)의 에미터는 스위칭부(1)의 트랜지스터(Q4)의 콜렉터에 연결함과 동시에 다이오드(D2)를 통하여 출력부(3)의 다이오드(D7)의 베이스에 연결하여된 구성으로서 여기에서, 미설명 부호 R4­R12는 저항, D는 출력단자이다.Referring to FIG. 1, the device of the present invention outputs an input A to which a main video signal is applied, an emitter ground transistor Q 1 , a resistor R 2 R 3 , and a level adjusting unit 4 including a variable resistor. Is connected to the base of the collector ground transistor Q 2 in the mixing section 2 , and the emitter of the transistor Q 2 of the mixing section 2 has a control signal B at the base of the ground transistor Q 5 . input and the transistor (Q 2) collector is connected to the collector of the transistor (Q 3) of the differential transistors (Q 3, Q 4) transistor switching unit (1) connected to the base of (Q 4) of the box and at the same time the diode (D 1 ) is connected to the base of the emitter ground transistor Q 7 of the output unit 3, and the collector ground transistor Q 6 of the mixing unit 2 into which the image signal C to be mixed is input to the base. an emitter connected to the collector of the transistor (Q 4) of the switching unit (1) and at the same time through the diode (D 2) Here, as a configuration to connect the base of the diode (D 7) of ryeokbu 3, reference numeral 12 is a resistor R 4 R, D is an output terminal.

이러한 본 고안 장치의 작용효과는 제2a~d도를 참조하여 설명하면, 트랜지스터(Q3, Q4)는 차동증폭기를 형성하여 트랜지스터(Q3)의 베이스전압(Vcc)을 저항(R7, R8)으로 분압된 전압이 트랜지스터(Q4)의 베이스 전압보다 낮으면 트랜지스터(Q3)는 온 되고 높으면 오프되게 동작한다.The operational effects of the device of the present invention will be described with reference to FIGS. 2A to 2D, and the transistors Q 3 and Q 4 form a differential amplifier so as to reduce the base voltage Vcc of the transistor Q 3 to the resistors R 7 ,. When the voltage divided by R 8 is lower than the base voltage of the transistor Q 4 , the transistor Q 3 is turned on and is turned off when the voltage is high.

제2b도와 파형의 제어신호가 단자(B)에 가해지면 제2b도에서 시간(t)동안만 트랜지스터(Q5)가 온되어 트랜지스터(Q4)의 베이스전압이 트랜지스터(Q3)의 베이스 전압보다 낮도록 저항(R7, R8, R10, R11)을 정하면 트랜지스터(Q3)는 오프, 트랜지스터(Q4)는 온이 된다.When the control signal of FIG. 2b and the waveform is applied to the terminal B, the transistor Q 5 is turned on only for the time t in FIG. 2b, so that the base voltage of the transistor Q 4 becomes the base voltage of the transistor Q 3 . When the resistors R 7 , R 8 , R 10 , and R 11 are set to be lower, the transistor Q 3 is turned off and the transistor Q 4 is turned on.

제2b도에서 시간(t) 이외에도 트랜지스터(Q5)가 오프이므로 당연히 트랜지스터(Q4)의 베이스 전압이 트랜지스터(Q3)의 베이스 전압보다 높아 트랜지스터(Q3)는 온 트랜지스터(Q4)는 오프가 된다.No. 2b also at time (t) in addition to the transistor (Q 5) is turned off because of course the base voltage of the transistor (Q 4) becomes higher than the base voltage of the transistor (Q 3) transistor (Q 3) are turned on transistor (Q 4) is It turns off.

제2b도의 시간(t)동안 트랜지스터(Q4)가 온 되어 트랜지스터(Q6)에는 에미터에 바이어스가 저항(R9) 및 트랜지스터(Q4)를 통해 걸리게 되고 따라서 다이오드(D2)는 온되며, 트랜지스터(Q3)가 오프이므로 다이오드(D1)는 오프되며 트랜지스터(Q2)도 바이어스가 안 잡히게 된다.Transistor Q 4 is turned on during the time t of FIG. 2b so that the transistor Q 6 is biased by the emitter through resistor R 9 and transistor Q 4 and thus diode D 2 is turned on. Since the transistor Q 3 is off, the diode D 1 is off and the transistor Q 2 is not biased.

즉 제2c도와 같은 파형의 신호가 단자(C)로 입력되면 트랜지스터(Q6)를 통해 다이오드(D2)를 거쳐서 트랜지스터(Q7)의 베이스에 나타나게 되고 그것이 트랜지스터(Q7)의 단자(D)에 나타난다.That is, when a signal having a waveform as shown in FIG. 2C is input to the terminal C, the signal is displayed at the base of the transistor Q 7 through the transistor Q 6 through the diode D 2 , which is the terminal D of the transistor Q 7 . Appears in the

한편 제2b도에서 시간(t)이외의 시간에도 트랜지스터(Q5)가 오프이므로 트랜지스터(Q4)의 베이스에 트랜지스터(Q3)의 베이스 보다 전압이 많이 걸려 트랜지스터(Q4)는 오프, 트랜지스터(Q3)는 온 되어 위와 반대로 트랜지스터(Q2)가 저항(R9) 트랜지스터(Q3)를 통해 바이어스가 잡히게 되므로 트랜지스터(Q2)가 온되고 따라서 다이오드(D1)가 온 되며 다이오드(D2)는 오프된다.On the other hand, in FIG. 2B, since the transistor Q 5 is turned off even at a time other than the time t, the transistor Q 4 takes more voltage than the base of the transistor Q 3 at the base of the transistor Q 4 . Q 3 is on and vice versa, transistor Q 2 is biased through resistor R 9 transistor Q 3 so transistor Q 2 is on and diode D 1 is on and diode ( D 2 ) is off.

따라서 제2a도와 같은 파형의 신호가 입력단자(A)에 가해지면 트랜지스터(Q2)와 다이오드(D1)를 통해 에미터 접지 트랜지스터(Q7)를 통해 출력단자(D)에 나타난다.Accordingly, when a signal having a waveform as shown in FIG. 2A is applied to the input terminal A, the signal appears at the output terminal D through the emitter ground transistor Q 7 through the transistor Q 2 and the diode D 1 .

이때 트랜지스터(Q1) 및 저항(R2), 가변저항(VR1)으로된 레벨조절부(4)는 입력단자(A)에 입력되는 신호레벨과 단자(C)에 입력되는 혼합될 영상신호의 레벨을 맞추어 주기 위한 회로로서 가변저항(VR1)을 조정하므로서, 직류전압값일 변하게 되어 두개의 입력단자(A, C)의 레벨을 맞추어 준다.At this time, the level adjusting unit 4 composed of the transistor Q 1 , the resistor R 2 , and the variable resistor VR 1 has a signal level input to the input terminal A and a video signal to be input to the terminal C. By adjusting the variable resistor VR 1 as a circuit for matching the level of, the DC voltage value is changed to match the level of the two input terminals A and C.

위와 같이 2개의 영상입력과 하나의 제어입력으로 두개의 영상을 혼합하여 제2도 라와 같은 파형의 혼합된 신호가 출력단자(D)에 발생된다.As described above, two images are mixed with one image and one control input, and a mixed signal having a waveform as shown in FIG. 2 is generated at the output terminal D. FIG.

이상에서 설명된 바와같이 본 고안에 의하면 간단한 구성으로도 하나의 영상신호에 제어신호의 폭만큼 다른 영상신호를 삽입할 수 있어 TV 화면에 조그마한 구획으로 다른 영상을 표시할 수 있어 2개의 화면을 동시에 시청할 수 있는 것이다.As described above, according to the present invention, even with a simple configuration, a different video signal can be inserted into a single video signal by the width of a control signal, so that different images can be displayed in small sections on a TV screen. You can watch.

Claims (1)

주영상신호가 인가되는 입력(A)을 에미터 접지 트랜지스터(Q1)와 저항(R2­R3) 및 가변저항으로된 레벨조절부(4)의 출력에 연결하여서 혼합부(2)내의 콜렉터 접지 트랜지스터(Q2)의 베이스에 연결하고, 혼합부(2)의 트랜지스터(Q2)의 에미터는 제어신호(B)가 에미터 접지 트랜지스터(Q5)의 베이스에 입력되고 트랜지스터(Q5)의 콜렉터가 차동 트랜지스터(Q3, Q4)의 트랜지스터(Q4)의 베이스에 연결된 스위칭부(1)의 트랜지스터(Q3)의 콜렉터에 연결함과 동시에 다이오드(D1)를 통하여 출력부(3)의 에미터 접지 트랜지스터(Q7)의 베이스에 연결하며, 혼합된 영상신호(C)가 베이스에 입력되는 혼합부(2)와콜렉터 접지 트랜지스터(Q6)의 에미터는 스위칭부(1)의 트랜지스터(Q4)의 콜렉터에 연결함과 동시에 다이오드(D2)를 통하여 출력부(3)의 트랜지스터(Q7)의 베이스에 연결하여된 디지탈 TV수상기의 화상 혼합 장치.The collector in the mixing section 2 is connected to the input A to which the main video signal is applied to the output of the level control section 4 consisting of the emitter ground transistor Q 1 and the resistors R 2 R 3 and the variable resistor. connected to the base of the grounding transistor (Q 2), and the emitter of the control signal (B) of the transistor (Q 2) of the mixing unit 2 is input to the base of an emitter grounded transistor (Q 5) transistors (Q 5) the collector output via a diode (D 1) connected to a collector and at the same time of the transistor (Q 3) of the differential transistors (Q 3, Q 4) transistor switching unit (1) connected to the base of (Q 4) of a portion ( 3 is connected to the base of the emitter ground transistor Q 7 , and the mixing unit 2 and the emitter of the collector ground transistor Q 6 , into which the mixed image signal C is input, are connected to the switching unit 1. connected to the collector of the transistor (Q 4), and at the same time the diode transistor (Q 7 of the output unit 3 through the (D 2) The image mixing device of the digital TV receiver connected to the base.
KR2019870021092U 1987-11-30 1987-11-30 Image mixing circuit for digital tv KR900006723Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870021092U KR900006723Y1 (en) 1987-11-30 1987-11-30 Image mixing circuit for digital tv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870021092U KR900006723Y1 (en) 1987-11-30 1987-11-30 Image mixing circuit for digital tv

Publications (2)

Publication Number Publication Date
KR890012017U KR890012017U (en) 1989-07-15
KR900006723Y1 true KR900006723Y1 (en) 1990-07-28

Family

ID=19269969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870021092U KR900006723Y1 (en) 1987-11-30 1987-11-30 Image mixing circuit for digital tv

Country Status (1)

Country Link
KR (1) KR900006723Y1 (en)

Also Published As

Publication number Publication date
KR890012017U (en) 1989-07-15

Similar Documents

Publication Publication Date Title
JPH0235510B2 (en)
US5343249A (en) Apparatus for preventing the simultaneous and overlapping display of characters on a television receiver monitor
KR900006723Y1 (en) Image mixing circuit for digital tv
US4275417A (en) Aperture correction signal processing circuit
KR890003432Y1 (en) Displayer of public circuit
KR890002424Y1 (en) Tv channel selection and display circuit
KR850001849Y1 (en) Singnal matching circuit
JP2759709B2 (en) Signal switching device
KR870000730Y1 (en) Direct current restorer
KR840001971Y1 (en) Movement marking apparatus of image television receiver
KR890005761Y1 (en) Input mode switching circuit for t.v.
KR100207325B1 (en) Circuit for switching image signal
KR880000670Y1 (en) Distributor circuit
KR860002167Y1 (en) Tv/audio signal swiching circuit
JPS57211879A (en) Video signal output circuit
JPS5765071A (en) Television receiver
KR920005314B1 (en) Video signal switching circuit
KR920008112Y1 (en) Circuit for preventing noise power of video amp
KR0149581B1 (en) Circuit for preventing overcasting at image system
KR910005809Y1 (en) Switching circuit
KR960005019Y1 (en) Video signal interference checking circuit
JPS56169980A (en) Information display device
KR900007856Y1 (en) Teletext display output circuit
JP3244346B2 (en) Switch circuit
JP2815935B2 (en) Color signal output circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010629

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee