KR900006073Y1 - Gyro signal demodulation circuit - Google Patents

Gyro signal demodulation circuit Download PDF

Info

Publication number
KR900006073Y1
KR900006073Y1 KR2019870022738U KR870022738U KR900006073Y1 KR 900006073 Y1 KR900006073 Y1 KR 900006073Y1 KR 2019870022738 U KR2019870022738 U KR 2019870022738U KR 870022738 U KR870022738 U KR 870022738U KR 900006073 Y1 KR900006073 Y1 KR 900006073Y1
Authority
KR
South Korea
Prior art keywords
output
gyro
signal
differential amplifier
demodulation circuit
Prior art date
Application number
KR2019870022738U
Other languages
Korean (ko)
Other versions
KR890015036U (en
Inventor
김동희
Original Assignee
삼성항공산업 주식회사
신훈철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성항공산업 주식회사, 신훈철 filed Critical 삼성항공산업 주식회사
Priority to KR2019870022738U priority Critical patent/KR900006073Y1/en
Publication of KR890015036U publication Critical patent/KR890015036U/en
Application granted granted Critical
Publication of KR900006073Y1 publication Critical patent/KR900006073Y1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/14Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
    • H03D1/18Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

자이로 신호 복조회로Gyro Signal Demodulation Circuit

제1도는 종래의 승산방식에 의한 AM복조 회로도.1 is an AM demodulation circuit diagram according to a conventional multiplication method.

제2도는 제1도의 입출력 파형도.2 is an input / output waveform diagram of FIG.

제3도는 본 고안의 개요도.3 is a schematic diagram of the present invention.

제4도는 본 고안의 구체적인 실시예시도.Figure 4 is a specific embodiment of the present invention.

제5도는 제4도의 주요부분에 대한 입출력 파형도.5 is an input / output waveform diagram of the main part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 차동증폭부 20 : 히스테리시스레벨 비교기10: differential amplifier 20: hysteresis level comparator

30 : 스위칭부 40 : 연상증폭기30: switching unit 40: associative amplifier

50 : 저역필터50: low pass filter

본 고안은 구동장치의 안정화를 위해 많이 사용되고 있는 관성측정센서인 자이로의 출력을 복조하는 회로에 관한 것으로, 특히 자이로의 출력과 동위상이 되어 출력되는 기준전압을 이용하여 방형파의 복조 캐리어 입력을 구성한 것이다.The present invention relates to a circuit for demodulating the output of a gyro, an inertial measurement sensor, which is widely used for stabilization of a driving device. In particular, a demodulated carrier input of a square wave is input by using a reference voltage output in phase with the gyro output. It is made up.

종래의 승산방식에 의한 AM복조회로는 제1도와 같이 구성되어 변조시 승산기(M)를 사용하는데, 승산기(M)의 입력 한부분에 제2도의 fa와 같은 AM파를 입력하고 다른 한쪽에 제2도의 fc와 같은 복조 캐리어를 입력시키는데, 여기에서 직선복조를 위해서는 복조캐리어 입력이 제2도의 fc와 같은 진폭이 일정한 방형파가 아니면 안된다.The conventional multiplication method of the AM demodulation circuit is configured as shown in FIG. 1 and uses a multiplier (M) when modulating. An AM wave such as fa of FIG. 2 is input to one input portion of the multiplier (M) and the other to the other side. A demodulated carrier, such as fc in FIG. 2, is input, where for demodulation, the demodulated carrier input must be a square wave with a constant amplitude, such as fc in FIG.

따라서 승산방식의 복조회로를 구성하기 위해서는 필수적으로 방형파의 복조캐리어를 발생시키는 장치가 필연적으로 있어야 하는 문제점과, 승산기를 구성하기 위해서는 많은 부품이 소요되는 회로를 구성해야 하는 난관이 있으며, 또한 승산기를 구성하지 않고 시중에 공급되는 승산기용 집적회로를 이용할 경우에는 그 주변회로가 복합해져, 자이로와 같이 복조회로의 출력이 그리 정확한 복조를 필요치 않는 회로에서는 원가면에 손실이 생긴다.Therefore, in order to construct a multiplication demodulation circuit, there is a problem that a device for generating a demodulated carrier of a square wave is inevitably necessary, and a problem that a circuit that requires many parts is required to construct a multiplier. In the case of using a commercially available multiplier integrated circuit without a multiplier, the peripheral circuits are compounded, and in a circuit such as a gyro where the output of the demodulation circuit does not require accurate demodulation, there is a loss in the cost plane.

따라서 본 발명에서는 기존 승산기를 이용한 복조회로 구성시 발생하는 복조캐리어의 구성 및 승산기의 구성을 위한 회로를 제작 하는점과, 기존 집적회로를 사용한 복조회로에서도 그의 주변회로가 상당히 복잡해지는 단점을 해소하고자 한 것으로서, 자이로의 출력과 동위상이 되어 출력되는 기준전압을 이용하여 방형파의 복조 캐이어의 입력을 가진 자이로 신호 복조회로를 제공하는데 그 목적이 있다.Therefore, in the present invention, there is a disadvantage in that a circuit for the configuration of the demodulation carrier and the configuration of the multiplier that occurs when the demodulation circuit is constructed using the existing multiplier, and the peripheral circuit thereof in the demodulation circuit using the existing integrated circuit are considerably complicated. It is an object of the present invention to provide a gyro signal demodulation circuit having an input of a square wave demodulation catheter using a reference voltage output in phase with the gyro output.

이하 첨부된 도면에 의거하여 상기와 같은 목적을 가진 본발명의 실시예를 제3도내지 제5도를 인용하여 상세히 기술하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention having the above object will be described in detail with reference to FIGS. 3 to 5 based on the accompanying drawings.

본발명의 기본개요는 제3도에 도시된 바와같이 연산증폭기(OP)의 앰프입력에 복조를 원하는 AM파를 입력하고, 상기 AM파를 아나로그 스위치(S1)의 스위칭 동작에 의해서 방형파를 연산증폭기(OP)에 입력시켜 복조하도록 되어 있다.The basic overview of the present invention is to input the AM wave to be demodulated to the amplifier input of the operational amplifier (OP) as shown in Figure 3, the AM wave is converted into a square wave by the switching operation of the analog switch (S1) It is input to the operational amplifier OP and demodulated.

제4도에 도시된 도면을 본 발명의 구체적인 실시예로서, 관성측정센서인 자이로의 출력레벨을 차동증폭하는 차동증폭부(10)와, 자이로의 출력과 동위상이 되어 출력되는 자이로 기준전압을 입력으로 하여 방형과 펄스를 발생하는 히스테리시스 레벨 비교기(20)와, 상기 히스테리시스 레벨 비교기(20)에서 출력되는 방형파를 받아 차동증폭부(10)에서 출력되는 파형으로 스위칭시켜 연산증폭기(40)의 비반전단자(+)에 인가하여 반전단자(-)에 인가되는 차동증폭부(10)에서 출력된 파형과 연산작용을 하여 자이로의 복조신호를 얻도록 저항(R3)(R4) 및 다이오드(D1)와 전계효과 트랜지스터(FET)로 구성된 스위칭부(30)로 구성이 된다.As shown in FIG. 4, the differential amplifier 10 differentially amplifies the output level of the gyro, which is an inertial measurement sensor, and the gyro reference voltage that is output in phase with the output of the gyro. The hysteresis level comparator 20 generating a square and a pulse as an input and the square wave output from the hysteresis level comparator 20 are switched to a waveform output from the differential amplifier 10 to switch the operational amplifier 40. Resistor (R3) (R4) and diode (D1) are applied to the non-inverting terminal (+) to operate with the waveform output from the differential amplifier (10) applied to the inverting terminal (-) to obtain a demodulation signal of the gyro. ) And a switching unit 30 composed of field effect transistors (FETs).

상기와 같은 구성의 본 발명의 구체적인 실시예의 작동관계를 제5도를 참조하여 설명한다.An operation relationship of a specific embodiment of the present invention having the above configuration will be described with reference to FIG.

차동증폭부(10)의 입력단자에 제5도의 fj와 같은 자이로 출력신호가 인가되면, 이 자이로 신호는 제5도의 fa와 같이 극성이 반전됨과 동시에 증폭되어 출력이 된다.When a gyro output signal such as fj of FIG. 5 is applied to the input terminal of the differential amplifier 10, the gyro signal is amplified and outputted at the same time as the polarity of FIG.

한편, 자이로의 기준전압으로 출력되는 제5도의 fr과 같은 신호는 히스테리시스 레벨비교기(20)를 거쳐 제5도의 fh와 같은 방형파가 되어 스위칭부(30)에 인가된다.Meanwhile, a signal such as fr of FIG. 5 output as a reference voltage of the gyro becomes a square wave such as fh of FIG. 5 through the hysteresis level comparator 20 and is applied to the switching unit 30.

이때, 자이로의 출력과 자이로의 기준전압 사이에는 신호의 특성상위상이 동기되어 출력되므로 각각의 증폭기 및 비교기의 출력도 동기된다.At this time, the phase of the signal is synchronized between the output of the gyro and the reference voltage of the gyro, so that the outputs of the respective amplifiers and comparators are also synchronized.

히스테리시스 레벨 비교기(20)에서 출력된 제5도의 fh와 같은 신호는 스위칭부(30)의 다이오드(D1)를 통하면서 제5도의 fs와 같이 신호가 음인부분만 통과된 신호가 되어 전계효과 트랜지스터(FET)의 게이트단자(G)에 인가되는바, 전계효과 트랜지스터(FET)의 게이트단자(G)에 "영"레벨이 인가되면 "온"이 되고, 반대로 게이트의 입력이 부전압 일때는 "오프"된다.A signal such as fh of FIG. 5 output from the hysteresis level comparator 20 becomes a signal passing only a negative portion of the signal, such as fs of FIG. 5, through the diode D1 of the switching unit 30. Applied to the gate terminal G of the FET. When a level of " zero " is applied to the gate terminal G of the field effect transistor FET, it is " on ", on the contrary, " off " "do.

따라서 전계효과 트랜지스터(FET)가 "온"되면 차동증폭부(10)의 출력신호(fa)는 정상적으로 출력이 되고 반면 전계효과 트랜지스터(FET)가 "오프"되면 차동증폭기(10)에서 출력되는 신호(fa)는 반전되어 출력되어 연산증폭기(40)에 입력이 되므로, 연산증폭기(40)의 출력신호인 복조신호는 제5도의 fd와 같이 저역필터(50)를 거쳐 제5도의 fo와 같은 파형으로 평활되어 나타나게 된다.Therefore, when the field effect transistor FET is "on", the output signal fa of the differential amplifier 10 is normally output, whereas when the field effect transistor FET is "off", the signal output from the differential amplifier 10 is output. Since fa is inverted and output to the operational amplifier 40, the demodulation signal, which is the output signal of the operational amplifier 40, passes through the low pass filter 50 as shown in fd of FIG. Will appear smooth.

상술한 본 발명의 작동에 따른 작동효과는 승산기를 사용하지 않고 복조기를 구성할 수 있어 방형파의 복조캐리어를 발생시키는 회로가 필요치 않으며, 승산기를 구성하기 위한 많은 부품이 소요되는 단점을 해소한다.The operation effect according to the operation of the present invention described above can configure a demodulator without using a multiplier, eliminating the need for a circuit for generating a demodulated carrier of a square wave, and solves the disadvantage of requiring many parts for constructing a multiplier.

Claims (1)

관성측정센서인 자이로의 출력레벨을 차동증폭 하는 차동증폭부(10)와, 자이로의 출력과 동위상이 되어 출력되는 자이로 기준전압을 입력으로하여 방형과 펄스를 출력하는 히스테리시스 레벨 비교기(20)와, 상기한 히스테리시스 레벨 비교기(20)에 출력되는 신호를 받아 차동증폭부(10)에서 출력되는 펄스를 스위칭시키도록 저항(R3)(R4) 및 다이오드(D1), 전계효과 트랜지스터(FET)로 구성이된 스위칭부(30)와, 스위칭부(30)에서 출력된 스위칭 차동증폭 자이로 출력과 차동폭부(10)에서 출력되는 신호를 각각 입력으로 연산하여 자이로 복조신호를 얻는 연산증폭기(40) 및 저역필터(50)를 구비하여 구성됨을 특징으로 하는 자이로 신호 복조회로.A differential amplifier 10 for differentially amplifying the output level of the gyro as an inertial measurement sensor, and a hysteresis level comparator 20 for outputting a square and a pulse by inputting a gyro reference voltage output in phase with the gyro output; Resistor R3, R4, diode D1, and field effect transistor FET to receive the signal output from the hysteresis level comparator 20 to switch the pulse output from the differential amplifier 10. The operation unit 40 and the low pass of the switching unit 30 and the switching differential amplifier gyro output output from the switching unit 30 and the signal output from the differential amplifier unit 10 are respectively inputted to obtain a gyro demodulation signal. A gyro signal demodulation circuit comprising a filter (50).
KR2019870022738U 1987-12-22 1987-12-22 Gyro signal demodulation circuit KR900006073Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870022738U KR900006073Y1 (en) 1987-12-22 1987-12-22 Gyro signal demodulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870022738U KR900006073Y1 (en) 1987-12-22 1987-12-22 Gyro signal demodulation circuit

Publications (2)

Publication Number Publication Date
KR890015036U KR890015036U (en) 1989-08-11
KR900006073Y1 true KR900006073Y1 (en) 1990-06-30

Family

ID=19270605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870022738U KR900006073Y1 (en) 1987-12-22 1987-12-22 Gyro signal demodulation circuit

Country Status (1)

Country Link
KR (1) KR900006073Y1 (en)

Also Published As

Publication number Publication date
KR890015036U (en) 1989-08-11

Similar Documents

Publication Publication Date Title
KR860009445A (en) d.c. breaking capacitor circuit and direct change receiver
KR880006838A (en) Differentially
KR920020832A (en) Comparator circuit
KR880008518A (en) Filter device
KR950002203A (en) Amplifier device
JPH0955627A (en) Multiplier circuit
KR900006073Y1 (en) Gyro signal demodulation circuit
KR850006275A (en) Gain control amplifier
KR830006983A (en) Demodulation circuit
KR880014734A (en) amplifier
KR840004990A (en) Voltage controlled oscillator
JPH0147928B2 (en)
KR950007270A (en) Signal detection device
SU1462461A1 (en) Demodulator/modulator
SU1748223A1 (en) Powerful integrated transistor
KR910015181A (en) Outline emphasis circuit of color signal
SU1084950A1 (en) Phasesensitive demodulator
KR940012818A (en) Filter circuit
KR910001572Y1 (en) Device remove circuit for video signal
KR830006696A (en) In-phase Voltage Rejection Circuit of Hall Device
SU1525898A1 (en) Switching device
SU1094122A1 (en) Differential rectifier
SU1713086A1 (en) Dc amplifier
KR970077976A (en) Differential amplifier
SU1739498A1 (en) Output voltage polarity switching device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee