KR900005143Y1 - Vertical synchronizing stabilizing circuit - Google Patents
Vertical synchronizing stabilizing circuit Download PDFInfo
- Publication number
- KR900005143Y1 KR900005143Y1 KR2019870005651U KR870005651U KR900005143Y1 KR 900005143 Y1 KR900005143 Y1 KR 900005143Y1 KR 2019870005651 U KR2019870005651 U KR 2019870005651U KR 870005651 U KR870005651 U KR 870005651U KR 900005143 Y1 KR900005143 Y1 KR 900005143Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- transistor
- circuit
- synchronization signal
- vertical
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제2도는 본 고안 회로도의 각부 파형도.2 is a waveform diagram of each part of the present invention circuit diagram.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
3 : 색신호제거부 4 : 증폭부3: color signal removing unit 4: amplifying unit
5 : 저역통과 필터 6 : 미분회로5: low pass filter 6: differential circuit
7 : 스위칭 회로 10 : 동기분리 회로7: switching circuit 10: synchronous separation circuit
Q1,Q2,Q3: 트랜지스터 C1~C6: 콘덴서Q 1 , Q 2 , Q 3 : Transistors C 1 to C 6 : Condenser
D1~D6: 다이오드 R1~R14: 저항D 1 to D 6 : Diodes R 1 to R 14 : Resistance
본 고안은 동기 분리 회로 전단에 구성되는 수직 동기 안정화 회로에 관한 것이다.The present invention relates to a vertical synchronous stabilization circuit configured in front of the synchronous separation circuit.
최근 선진국가에서 VTR(비데오 테이프 레코오더)의 무단 복재를 방지하기 위하여 텔레비젼의 수직 동기 신호 보다 펄스폭을 좁게 테이프를 제작(카피방지용 테이프)하고 있다.In recent years, in order to prevent unauthorized duplication of VTRs (video tape recorders), advanced countries have produced tapes (copy tapes) that have a narrower pulse width than the vertical sync signal of televisions.
따라서 종래의 동기 분리회로는 정상적인 텔레비젼 신호에서는 별문제 없이 구동되나 카피 방지용 테이프나 장시간 사용하여 열화된 테이프의 재생시에 수직 동기가 불안하여 화상이 연속적으로 상하로 흐르게 되는 단점이 생기는 것이다.Therefore, the conventional synchronous separation circuit is driven without any problem in the normal television signal, but there is a disadvantage that the vertical synchronization is unstable during reproduction of a tape for preventing a copy or a tape deteriorated for a long time, causing images to continuously flow up and down.
즉 종래에는 열화된 테이프나 카피 방지용 테이프를 재생할때 수직펄스의 폭이 좁은 영상신호가 입력된 경우 수직동기가 잡히지 않는 문제점이 있었다.That is, conventionally, when a deteriorated tape or a copy protection tape is played back, there is a problem that vertical synchronization is not caught when an image signal having a narrow vertical pulse is input.
본 고안은 이와같은 문제점을 해결하기 위하여 영상신호가 제거된 수평 및 수직동기 신호를 동기분리 회로로 입력되기 전에 수직동기 신호만 분리하여 수직폭에 관계없이 일정한 주파수로 트리거될 수 있도록 한 수직동기 안정화 회로를 제공하고자 하는 것으로 색신호 제거부에 연결된 증폭부를 통하여 저역통과 필터와 연결되게 구성시켜 수직동기 신호만 인출되게 구성한 후 미분회로에서 스위칭 회로가 제어되게 구성한 것이다.The present invention solves this problem by stabilizing the vertical synchronous signal so that the horizontal and vertical synchronous signals from which the video signals are removed are separated only from the vertical synchronous signal before being input into the synchronous separation circuit so as to be triggered at a constant frequency regardless of the vertical width. It is to provide a circuit that is configured to be connected to the low pass filter through the amplification unit connected to the color signal removing unit configured to extract only the vertical synchronous signal and to control the switching circuit in the differential circuit.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
제1도는 본 고안의 회로도로서, 입력되는 복합 영상 신호중의 칼라 성분을 제거시키는 색신호제거부(3)와, 상기 색신호제거부(3)에서 칼라 신호가 제거된 동기신호를 반전시켜 클램프시키고 이를 다시 반전 증폭시키는 증폭부(4)와, 상기 증폭부(4)의 동기신호 출력중 충방전 시간 조정으로 수평동기를 신호를 0전위로 만들어 수직동기 신호만 출력시키는 저역통과필터(5)와, 상기 저역통과필터(5)의 수직동기 신호를 미분시켜 트리거펄스를 출력시키는 미분회로(6)와, 상기 미분회로(6)의 트리거펄스로 스위칭되어 동기분리회로(10)에서 수직펄스폭에 관계없이 일정 주파수의 수직 동기신호를 얻을 수 있게하는 스위칭회로(7)로 구성된다.FIG. 1 is a circuit diagram of the present invention, which inverts and clamps a color signal removing unit 3 for removing a color component in an input composite video signal, and inverts and synchronizes a synchronization signal from which the color signal is removed from the color signal removing unit 3. An amplifying unit 4 for inverting and amplifying a low pass filter 5 for outputting only a vertical synchronizing signal by making the horizontal synchronizing signal zero potential by adjusting the charge / discharge time of the synchronizing signal output of the amplifying unit 4; A differential circuit 6 for differentiating the vertical synchronization signal of the low pass filter 5 and outputting a trigger pulse, and a trigger pulse of the differential circuit 6 to be switched so that the synchronous separation circuit 10 is independent of the vertical pulse width. It consists of a switching circuit 7 which makes it possible to obtain a vertical synchronization signal of a constant frequency.
즉 본 고안은 복합영상신호가 저항(R3)(R4)과 콘덴서(C2)(C3)로 구성된 색신호제거부(3)에서 칼라신호가 제거된 후 트랜지스터(Q1)에 에미터에 인가되어 다이오드(D1)에 의해 클램프되고 클램프된 신호는 트랜지스터(Q2)에 의해 증폭되게 증폭부(4)를 구성한다.I.e., the emitter to the present invention is a transistor (Q 1) after the composite video signal is a resistance (R 3) (R 4) and a capacitor (C 2) a color signal removed from the (C 3) color signal remover (3) consisting of The signal applied to and clamped by the diode D 1 constitutes the amplifier 4 so as to be amplified by the transistor Q 2 .
이때 콘덴서(C2)는 영상신호중의 노이즈를 제거하고 트랜지스터(Q1)는 바이어스 저항(R7)(R8)이 연결 구성된다.At this time, the capacitor C 2 removes the noise in the image signal, and the transistor Q 1 is configured to connect the bias resistors R 7 and R 8 .
그리고 증폭부(4)의 출력은 충반전 시간을 이용하여 수평동기 신호를 0 전위로 만드는 저항(R10)과 콘덴서(C4)로 구성된 저역통과필터(5)를 통하여 수직 펄스만을 출력시킨후 콘덴서(C5) 및 저항(R11)으로 구성된 미분회로(6)를 통하여 스위칭회로(7)에서 동기분리회로(10)에 인가되게 구성시킨 것으로 이때 스위칭회로(7)는 미분회로(6)의 트리거펄스가 저항(R12)과 다이오드(D3) 및 제너다이오드(ZD)를 통하여 트랜지스터(Q3)은 베이스측에 인가되게 구성하고 트랜지스터(Q3)의 콜렉터 출력은 전류제한용 저항(R14)과 다이오드(D6)를 통하여 동기분리회로(10)에 인가되게 구성시켜 된 것이다.The output of the amplifier 4 outputs only a vertical pulse through a low pass filter 5 composed of a resistor R 10 and a capacitor C 4 , which makes the horizontal synchronization signal zero potential by using the charge and discharge time. It is configured to be applied from the switching circuit 7 to the synchronous separation circuit 10 through a differential circuit 6 composed of a capacitor C 5 and a resistor R 11 , wherein the switching circuit 7 is a differential circuit 6. The trigger pulse of the transistor Q 3 is applied to the base side through the resistor R 12 , the diode D 3 and the zener diode ZD, and the collector output of the transistor Q 3 is the current limiting resistor ( R 14 ) and the diode D 6 are configured to be applied to the synchronous separation circuit 10.
도면중 미설명 부호 R1,R2는 전류제한용 저항이고 C6는 노이즈 제거용 콘덴서이며 D5는 노이즈 제거용 다이오드이다.In the drawings, reference numerals R 1 and R 2 are current limiting resistors, C 6 is a noise removing capacitor, and D 5 is a noise removing diode.
이와같이 구성된 본 고안의 작용 효과를 설명하면 송신측의 카메라 편향 주파수와 수상기의 편향용 톱니파 전류의 주파수 및 위상을 정확하게 일치시키기 위하여 사용되는 동기신호는 복합영상 신호(Composite Signal)에 포함되어 송신된다.When explaining the operation effect of the present invention configured as described above, the synchronization signal used to accurately match the frequency and phase of the camera deflection frequency of the transmitter and the deflection sawtooth current of the receiver is included in the composite signal and transmitted.
이같은 복합영상신호는 입력단자(A)에 인가되게 되어 입력단자(A)에 인가되는 복합영상 신호에는 칼라성분이 포함되어 있으며(제2a도) 이러한 복합영상신호는 색신호제거부(3)의 저항(R3)(R4) 및 콘덴서(C3)를 통하여 칼라성분을 제거시킨후(제2b도) 트랜지스터(Q3)의 에미터측(B)에 인가시키게 된다.The composite video signal is applied to the input terminal A. The composite video signal applied to the input terminal A includes a color component (Fig. 2a). The composite video signal is a resistance of the color signal removing unit 3. (R 3) (R 4), and then remove the color components via a capacitor (C 3) (Fig. 2b claim) to thereby be applied to the emitter teocheuk (B) of the transistor (Q 3).
이때에 콘덴서(C2)는 영상신호중에 포함된 노이즈 성분을 바이패스시킨다.At this time, the capacitor C 2 bypasses the noise component included in the video signal.
즉 복합영상신호(제2a도)는 색신호제거부(3)를 통하여 칼라성분이 제거된 상태로(제2b도) 트랜지스터(Q1)의 에미터측에 인가되게 된다.That is, the composite video signal (Fig. 2a) is applied to the emitter side of transistor Q 1 with the color component removed (Fig. 2b) through color signal removal section 3 (Fig. 2b).
한편 트랜지스터(Q1)는 에미터측에 인가되는 신호가 없을때 콜렉터측 전류가 흐르지 못하다가 영상신호가 입력되어 트랜지스터(Q1)의 베이스-에미터측간의 전압(VBE)이 약 0.7V의 순방향 바이어스로 되었을때 콜렉터측 전류가 흐르기 시작하고 그 이하일 경우에는 트랜지스터(Q1)가 컷 오프(Cut off)되게 되나 이때 다이오드(D1)에 의하여 트랜지스터(Q1)의 콘덴서(C)의 전압가변 범위가 0.7V로 클램프되어 0.7Vp-p의 동기신호만 출력되게 되며(제2c도) 이때의 신호위상은 180°반전되어 출력되게 된다. 이같이 트랜지스터(Q1)의 콜렉터측(C)에서 180°반전되어 출력되는 0.7Vp-p의 동기신호는 트랜지스터(Q2)에서 다시 반전 증폭되어 저역통과필터(5)에 인가되게 된다.On the other hand, when the transistor Q 1 does not have a signal applied to the emitter side, the collector side current does not flow, but an image signal is inputted so that the voltage VBE between the base and emitter side of the transistor Q 1 is about 0.7V in the forward direction. When bias is applied, current on the collector side starts to flow, and when it is less than this, transistor Q 1 is cut off, but at this time, voltage of capacitor C of transistor Q 1 is changed by diode D 1 . The range is clamped to 0.7V so that only the 0.7Vp-p synchronization signal is output (FIG. 2C). At this time, the phase of the signal is reversed by 180 °. As described above, the 0.7 Vp-p synchronous signal outputted by inverting 180 degrees on the collector side C of the transistor Q 1 is inverted and amplified again by the transistor Q 2 and applied to the low pass filter 5.
즉 제2a도와 같은 복합 영상 신호가 색신호제거부(3)에 인가되어 제거된 상태 신호가 제2b도와 같이 트랜지스터(Q1)의 에미터측에 인가되고, 트랜지스터(Q1)의 콜렉터측에서 위상이 반전되고 클램프된 수평, 수직 동기 신호는 트랜지스터(Q2)의 베이스측에 인가되어(제2c도) 콜렉터측(제2d도)으로 증폭된 후 저항(R10) 및 콘덴서(C1)로 구성된 저역통과필터(5)로 입력된다.That is, the complex video signal as shown in FIG. 2A is applied to the color signal removing unit 3 and the removed state signal is applied to the emitter side of the transistor Q 1 as shown in FIG. 2B, and the phase is changed at the collector side of the transistor Q 1 . The inverted and clamped horizontal and vertical sync signal is applied to the base side of transistor Q 2 (FIG. 2C) and amplified to the collector side (FIG. 2D) and then composed of resistor R 10 and capacitor C 1 . Input to the low pass filter (5).
이때 저역통과필터(5)에서는 콘덴서(C4) 충방전 시간을 이용하여 수평동기 신호가 「0」전위가 되게하여 수직동기 신호만 미분회로(6)에 출력시키게 되며 콘덴서(C5) 및 저항(R11)으로 구성된 미분회로(6)에서는 이를 미분시켜 제2e도와 같은 트리거 펄스를 발생시킨 후 트랜지스터(Q3)의 베이스측에 입력시킨다.The low-pass filter 5, the capacitor (C 4), the horizontal synchronizing signal by using a charge-discharge time so that the potential "0", only the vertical synchronizing signal is thereby output to the differential circuit 6, a capacitor (C 5) and a resistor In the differential circuit 6 composed of (R 11 ), the derivative circuit 6 is differentiated to generate a trigger pulse as shown in FIG. 2E and input to the base side of the transistor Q 3 .
여기서 다이오드(D3) 및 제너다이오드(ZD)는 트랜지스터(Q3)의 차단시 역 바이어스 전압이 트랜지스터(Q3)의 VBEO를 넘지 않도록하여 스위칭 속도가 개선되게 한 것이다.Here, the diode D 3 and the zener diode ZD do not allow the reverse bias voltage to exceed the VBEO of the transistor Q 3 when the transistor Q 3 is blocked so that the switching speed is improved.
그리고 미분회로(6)의 트리거 펄스(제2e도)에 의해 스위칭 트랜지스터(Q3)의 콜렉터측으로 발생되는(제2f도) 수직동기 신호는 저항(R14)을 통하여 감쇠된 후 제2g도와 같은 펄스로 다이오드(D6)를 통하여 동기분리회로(10)에 인가되어 안정된 수직동기 신호를 얻을수가 있는 것으로 수직동기 신호가 인가되는 시점에서 미분회로(6)에서 스위칭 트랜지스터(Q3)를 구동시키기 때문에 수직동기 신호의 폭에 상관없이 일정한 주파수의 동기 신호를 동기분리회로(10)에 공급시킬 수가 있는 것이다. 이상에서와 같이 본 고안은 색 신호가 제거된 복합영상신호에서 저역통과필터를 통하여 수직동기 신호만 인출되게 하고 이 수직동기 신호를 미분시켜 스위칭 트랜지스터가 구동되게 함으로써 항상 일정한 주파수의 수직동기 신호를 얻을수가 있어 카피 방지용 테이프나 열화된 테이프의 재생시에도 선명한 화상을 얻을 수 있는 효과가 있는 것이다.The vertical synchronous signal generated to the collector side of the switching transistor Q 3 by the trigger pulse (degree 2e) of the differential circuit 6 (degree 2f) is attenuated through the resistor R 14 , and then the same as that of 2g. A pulse is applied to the synchronous separation circuit 10 through the diode D 6 to obtain a stable vertical synchronization signal. The switching transistor Q 3 is driven in the differential circuit 6 at the time when the vertical synchronization signal is applied. Therefore, the synchronization signal 10 can be supplied with the synchronization signal having a constant frequency regardless of the width of the vertical synchronization signal. As described above, the present invention always obtains a vertical synchronization signal of a constant frequency by allowing the switching transistor to be driven by differentiating the vertical synchronization signal through the low pass filter in the composite video signal from which the color signal is removed. Because of this, there is an effect that a clear image can be obtained even when playing a copy protection tape or a deteriorated tape.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870005651U KR900005143Y1 (en) | 1987-04-20 | 1987-04-20 | Vertical synchronizing stabilizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870005651U KR900005143Y1 (en) | 1987-04-20 | 1987-04-20 | Vertical synchronizing stabilizing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880020797U KR880020797U (en) | 1988-11-30 |
| KR900005143Y1 true KR900005143Y1 (en) | 1990-06-09 |
Family
ID=19261930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019870005651U KR900005143Y1 (en) | 1987-04-20 | 1987-04-20 | Vertical synchronizing stabilizing circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900005143Y1 (en) |
-
1987
- 1987-04-20 KR KR2019870005651U patent/KR900005143Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880020797U (en) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1130916A (en) | Synchronization signal separator circuit | |
| KR900005143Y1 (en) | Vertical synchronizing stabilizing circuit | |
| US4580166A (en) | Synchronizing signal separator network | |
| US4456927A (en) | Video circuitry | |
| US4803552A (en) | Vertical blanking interval standardizer circuit | |
| JPS6111022B2 (en) | ||
| US4424528A (en) | Video circuit | |
| US4812907A (en) | Sync pulse separator system | |
| US4148068A (en) | Television synchronizing signal separating circuit | |
| US4604646A (en) | Video processing circuit | |
| US4446483A (en) | Circuit arrangement for deriving a field synchronizing signal from an incoming signal | |
| US4379309A (en) | Composite video signal separator | |
| US5006932A (en) | Apparatus for processing a video signal | |
| CA1133118A (en) | Vertical synchronization circuit for television receivers | |
| KR930002595B1 (en) | Tv-sync-signal processing apparatus | |
| US6046776A (en) | Burst gate pulse generator | |
| KR880002804Y1 (en) | Varying speed processor of a video tape recorder | |
| US4459610A (en) | Saturation and contrast adjusting circuit | |
| GB1027019A (en) | Improvements in television synchronising pulse separators | |
| KR950005041B1 (en) | Image signal wave form set-form circuit | |
| US4400733A (en) | Synchronizing pulse separator | |
| JPH074000B2 (en) | Vertical sync signal separation circuit | |
| CA1090466A (en) | Tv sync pulse separator and noise gate | |
| KR890004240Y1 (en) | White noise extinguishment system | |
| KR920002121Y1 (en) | Video signal same period stabilizing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970528 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |