KR900004663B1

KR900004663B1 - Data communication interface circuit

Info

Publication number: KR900004663B1
Application number: KR1019870014505A
Authority: KR
Inventors: 정광영
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1987-04-18
Filing date: 1987-04-18
Publication date: 1990-07-02
Also published as: KR890011260A

Abstract

The circuit includes a RAM (20) for temporally storing of communication data through address and data bus connected to a controller and a RAM, a SCLC circuit (30) for transmitting data to Modem by SDLC type frame unit, a VART circuit (40) enabled when data communication with modem is executed by certain frame unit mixed with BSC type frame and PSC type frame, transmission gates (51,53) for controlling data communication between the SDLC cicuit and MODEM, and transmission gates (52,54) for controlling data communication between the VART circuit (40) and MODEM.

Description

Data communication interface circuit

제1도는 본 발명에 따른 회로도.1 is a circuit diagram according to the present invention.

제2도는 본 발명의 회로동작에 다른 전송데이터의 송신순서도.2 is a transmission flowchart of transmission data that differs from the circuit operation of the present invention.

제3도는 본 발명의 회로동작에 따른 비동기 프레임의 수신순서도.3 is a flowchart for receiving an asynchronous frame according to a circuit operation of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 콘트롤러 20 : 램10: controller 20: RAM

30 : SDLC 회로 40 : UART30: SDLC circuit 40: UART

51-54 : 트랜스미션 게이트51-54: Transmission Gate

본 발명은 컴퓨터통신을 위한 데이터통신 인터페이스 회로에 관한 것이다.The present invention relates to a data communication interface circuit for computer communication.

종래, 컴퓨터의 데이터통신 인터페이스회로에 이용되는 모뎀(MODEM)장치는 본래의 기능인 데이터의 변복조만을 수행하여 데이터전송을 하였기 때문에 데이터 전송중에 발생되는 에러에 대한 데이터의 재전송을 요구할 수 없는 결점이 있었다.Conventionally, a modem device used in a data communication interface circuit of a computer performs data transmission only by performing modulation and demodulation of data, which is an original function, and thus has a drawback in that it is not possible to request retransmission of data for errors occurring during data transmission.

따라서, 본 발명은, 상기한 결점을 해결하기 위해, 전송데이터의 단위를 프레임(Frame)으로하여 데이터를 전송하므로서, 데이터 전송중 노이즈로 인한 에러발생시 모뎀에서 데이터의 재전송 요구를 할 수 있도록 한 데이터통신 인터페이스회로를 제공하는 데 그 목적이 있다.Accordingly, in order to solve the above-mentioned drawback, the present invention transmits data by using a unit of transmission data as a frame, so that a data retransmission request can be made by a modem when an error occurs due to noise during data transmission. The purpose is to provide a communication interface circuit.

다음은 첨부도면에 의거하여 본 발명의 실시예를 상세히 설명한다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 실시예를 나타낸 데이터통신 인터페이스회로도이다. 제1도에서, 콘트롤러(10)는 마이크로컴퓨터를 구비하여 인터페이스를 제어하는 수단인 프로그램을 수행하는 회로이고, 이 콘트롤러(10)는 단말기의 인터페이스와 연결되어 있어 단말기와의 데이터 전송을 관리한다.1 is a data communication interface circuit diagram showing an embodiment according to the present invention. In FIG. 1, the controller 10 is a circuit for executing a program, which is a means for controlling an interface with a microcomputer, and the controller 10 is connected to the interface of the terminal to manage data transmission with the terminal.

상기 콘트롤러(10)는 어드레스 및 데이터 버스를 공통으로 하여 전송데이터를 저장하는 메모리인 램(20)과 SDLC(Synchronous Data Link Control)회로(30) 및 UART회로(40)에 접속되어 잇다.The controller 10 is connected to a RAM 20, a memory for storing transmission data in common with an address and a data bus, a SDLC (Synchronous Data Link Control) circuit 30, and a UART circuit 40.

그리고, SDLC회로(30)의 단자 TxA와 RxA는 모뎀(도면에 도시되어 있지 않음)과의 데이터 송수신을 위한 트랜스미션게이트(51, 53)와 각각 연결되어 있고, UART 회로(40)의 단자 TxB와 RxB는 모뎀과의 데이터 송수신을 위한 트랜스미션 게이트(52, 54)와 각각 연결되어 있으며, 상기 트랜스미션게이트(51, 53)의 인에이블 단자에는 콘트롤러(10)의 제어신호가 직접인가되고, 트랜스미션게이트(52, 54)의 인에이블단자에는 콘트롤러(10)의 제어신호가 반전게이트(60)에 의해 반전되어 인가된다.The terminals TxA and RxA of the SDLC circuit 30 are connected to transmission gates 51 and 53 for data transmission and reception with a modem (not shown in the figure), and the terminals TxB and the terminal TxB of the UART circuit 40, respectively. RxB is connected to transmission gates 52 and 54 for data transmission and reception with a modem, respectively, and a control signal of the controller 10 is directly applied to an enable terminal of the transmission gates 51 and 53, and a transmission gate ( The control signals of the controller 10 are inverted and applied to the enable terminals 52 and 54 by the inversion gate 60.

상기에서, SDLC회로(30)는 문자방식 프로토콜(Character Protocol)의 일종인 SDLC 프로토콜을 수행하여 데이터전송을 위한 회로이다. SDLC 프로토콜에서 데이터 전송의 정보는 프레임(Frame)단위로 이루어지는데, 프레임 형식은 다음과 같다.In the above, the SDLC circuit 30 is a circuit for data transmission by performing the SDLC protocol, which is a type of character protocol. In the SDLC protocol, information of data transmission is made in units of frames. The frame format is as follows.

이와같이, 본 발명은 상기 프레임 단위로 데이터를 송수신하는 송수신극 즉, 송수신장치에서는 프레임의 시작과 끝을 표시하는 플랙 F, 송수신극의 주소정보의 A, 프레임의 기능을 규정하는 제어정보 C, 전송하고자 하는 데이터 I 및 수신내용의 에러를 점검하기 위한 데이터 FCS를 송수신하는 SDLC 회로(40)를 구비하고 있다.As described above, the present invention provides a transmission / reception pole for transmitting and receiving data in the frame unit, that is, a flag F indicating the start and end of the frame in the transmission / reception apparatus, A of address information of the transmission / reception pole, control information C defining the function of the frame, and transmission. And an SDLC circuit 40 for transmitting and receiving data FCS for checking the error of the data I and the received contents.

또한, 다른 형식의 데이터 전송에 있어서도 프레임의 에러발생 유무를 감지하기 위해서는 상기 SDLC 형식의 프레임에서와 같이 데이터의 각 프레임에 FCS를 부가하여 전송한다.In addition, in order to detect whether an error occurs in a frame in other types of data transmission, an FCS is added to each frame of data and transmitted as in the SDLC frame.

제2도는 본 발명의 회로 동작에 따른 전송데이터의 송신순서도이다.2 is a flow chart of transmission data according to the circuit operation of the present invention.

이와 같은 송신순서의 처리수단인 프로그램은 콘트롤러(10)의 내부에 있는 틈에 내장되어 있고, 콘트롤러(10)는 이 프로그램을 수행하여 통신인터페이스를 제어한다.A program, which is a processing means of such a transmission sequence, is embedded in a gap inside the controller 10, and the controller 10 executes this program to control the communication interface.

먼저, 단말기와 인접시스템간의 데이터 전송을 수행하기 위해 단말기에서는, 데이터 전송의 계층 프로토콜에 있어, 7레벨 계층의 물리적 링크중 데이터 링크층(Data Link Layer)의 접속을 위해 이와관계되는 매개변수(Parameter)등을 출력하는데, 이 매개변수에 관계되는 데이터는 단말기의 인터페이스를 통해 본 발명에 따른 통신인터페이스회로(제1도)의 콘트롤러(10)에 제공된다.First, in order to perform data transmission between the terminal and the neighboring system, the terminal, in the layer protocol of data transmission, has a parameter related thereto for accessing the data link layer of the physical link of the seventh level layer. The data related to this parameter is provided to the controller 10 of the communication interface circuit (FIG. 1) according to the present invention through the interface of the terminal.

상기 콘트롤러(10)에서는 매개변수의 데이터를 출력하여 UART회로(40)에 제공하고, 또한 콘트롤러(10)에서는 제어신호를 출력하여 트랜스미션 게이트(52, 54)를 인에이블시키며, 이로서 UART회로(40)에서 출력된 매개변수 데이터는 모뎀을 거쳐 인접 시스템으로 전송된다.The controller 10 outputs the data of the parameter to provide to the UART circuit 40, and the controller 10 outputs a control signal to enable the transmission gates 52 and 54, thereby UART circuit 40 The parameter data output from) is transmitted to the adjacent system via modem.

이때, 인접시스템에서는 전송되어 온 상기 매개변수의 데이터와 자체시스템의 매개변수와 매칭하여 데이터전송을 위한 약속을 설정한다. 상기에서, 단말기의 프로토콜 전송 데이터가 UART회로(40)를 통해 인접시스템으로 전송될 때, 전송데이터의 단위인 PDU(Protocol data Unit)를 비동기적으로 전송한다. 그리고, 상기 PDU는 BSC(Binary Synchronous Communication)와 같은 형식으로 전송되는데, 이는 형식의 프레임에 FCS를 부가한 것이다. 즉, BSC의 문자방식 프로토콜은 아래와 같은 프레임 단위로 이루어진다.At this time, the neighboring system sets the appointment for data transmission by matching the data of the parameter transmitted with the parameter of its own system. In the above, when the protocol transmission data of the terminal is transmitted to the adjacent system through the UART circuit 40, a protocol data unit (PDU) which is a unit of transmission data is transmitted asynchronously. The PDU is transmitted in the form of Binary Synchronous Communication (BSC), which adds an FCS to a frame of a format. In other words, BSC's character protocol consists of the following frame units.

제2도에서, 상기 데이터통신방식의 5분류에서 Class 3인 동기전이중 통신방식인지를 체크하여 동기전이중 통신방식이면 SDLC 프로토콜을 세팅하여 LDLC 형식으로 데이터를 송수신한다.In FIG. 2, it is checked whether the synchronous full duplex communication is Class 3 in the 5 classification of the data communication method. If the synchronous full duplex communication method is set, the SDLC protocol is set to transmit and receive data in the LDLC format.

만일, 동기전이중 통신방식이 아니면 Class 2인 비동기 전이중 통신방식임을 체크하는데, 비동기 전이중 통신 방식이면 BSC와 같은 특정 프로토콜을 세팅하여 비동기적으로 BSC와 같은 특정 프레임 형식의 데이터를 전송하고, 비동기 전이중 통신방식이 아니면 비동기 반이중 통신방식이므로 BSC와 같은 특정 프로토콜을 세팅하여 비동기적으로 BSC와 같은 특정 프레임 형식의 데이터를 전송한다.If it is not synchronous full duplex communication, it checks that it is a class 2 asynchronous full duplex communication. If it is asynchronous full duplex communication, it sets a specific protocol such as BSC and asynchronously transmits data of specific frame type such as BSC, and asynchronous full duplex communication. If not, it is asynchronous half-duplex communication. Therefore, it sets a specific protocol such as BSC and transmits data of specific frame format such as BSC asynchronously.

상기에서, 동기 전이중 통신방식으로 데이터를 전송하는 경우에는 Class 3-Class 5일 때 뿐이므로 단말기에서 출력되는 데이터는 콘트롤러(10)에 의해 SDLC회로(30)를 거쳐 인접시스템으로 제공된다.In the above, since data is transmitted in the synchronous full-duplex communication method only in the case of Class 3-Class 5, the data output from the terminal is provided to the adjacent system via the SDLC circuit 30 by the controller 10.

그리고, 비동기 반이중 통신방식 또는 비동기 전이중 통신방식으로 데이터를 전송하는 경우에는 Class 1 과 Class 2일 때 뿐이므로, 단말기에서 출력되는 데이터는 콘트롤러(10)에 의해 UART회로(40)를 거쳐 인접시스템으로 제공된다.In case of transmitting data in asynchronous half-duplex communication or asynchronous full-duplex communication, it is only Class 1 and Class 2, so the data output from the terminal is transmitted to the adjacent system via the UART circuit 40 by the controller 10. Is provided.

상기의 SDLC회로(30) 또는 UART회로(40)에서 출력된 데이터는 인에이블된 트랜스미션 게이트를 거쳐 모뎀에 제공되고, 이 모뎀에서 입력데이터를 변조한 다음 통신라인을 통해 인접시스템으로 제공한다.The data output from the SDLC circuit 30 or the UART circuit 40 is provided to the modem via the enabled transmission gate, modulates the input data in the modem, and then provides it to the adjacent system through the communication line.

상기에서와 같이, 단말기의 데이터전송시 전송되는 데이터는 상기의 데이터통신 인터페이스회로를 거쳐 모뎀에서 변조된 다음 인접시스템으로 제공되는데, 이러한 인접시스템에서의 데이터통신 인터페이스회로는 상기회로와 동일하게 구성되어 있다.As described above, the data transmitted during data transmission of the terminal is modulated by the modem via the data communication interface circuit and then provided to the neighboring system. The data communication interface circuit in the neighboring system is configured in the same way as the circuit. have.

이에 따라, 본 발명에 따른 데이터통신 인터페이스회로의 데이터 수신 동작을 아래에서 설명한다.Accordingly, the data reception operation of the data communication interface circuit according to the present invention will be described below.

먼저, 인접시스템에서 전송된 데이터는 모뎀에 의해 복조되고, 이 복조신호는 콘트롤러(10)에 의해 인에이블된 트랜스미션 게이트를 거쳐 SDLC 회로(30) 또는 UART 회로(40)로 입력된다.First, data transmitted from an adjacent system is demodulated by a modem, and the demodulated signal is input to the SDLC circuit 30 or the UART circuit 40 via a transmission gate enabled by the controller 10.

만일, 상기 인접시스템에서 비동기 반이중 통신방식 또는 전이중 통신방식으로 설정된 경우, 상기 복조신호는 트랜스미션게이트(54)를 통해 UART회로(40)로 입력된다.If the adjacent system is set to asynchronous half-duplex or full-duplex communication, the demodulation signal is input to the UART circuit 40 through the transmission gate 54.

이때부터, 콘트롤러(10)에서는 제3도에서와 같이 상기 UART회로(40)에서 출력된 데이터를 저장하는 램(20)으로부터 BSC와 같은 특정 프레임 형식의 데이터를 액세스하여 체크하는데, 문자동기를 설정하는 제어문자 SYN가 입력되면서 전송제어문자의 확장을 위한 제어문자 DLE가 입력되면 메시지 정보의 시작을 나타내는 제어문자 STX를 수신한다.At this time, the controller 10 accesses and checks data of a specific frame type such as BSC from the RAM 20 storing the data output from the UART circuit 40 as shown in FIG. When the control character SYN is input and the control character DLE for expansion of the transmission control character is input, the control character STX indicating the start of the message information is received.

이어서, 콘트롤러(10)는 상기 제어문자 STX가 입력된 다음 제어문자 DLE가 입력되지 않았을 때를 체크하고, 이때부터 전송되는 데이터가 메시지 정보임을 판단하여 단말기로 전송시킨다.Subsequently, the controller 10 checks when the control character DLE is not input after the control character STX is input, and determines that data transmitted from this time is message information to the terminal.

메시지정보의 전송이 완료되면, 콘트롤러(10)는 메시지정보의 다음에 입력되는 제어문자 DLE와 제어문자 ETX가 연속해서 입력되는가를 체크한다.When the transmission of the message information is completed, the controller 10 checks whether the control character DLE and the control character ETX which are input next to the message information are continuously input.

상기에서, 제어문자 DLE와 ETX가 연속해서 입력된 경우 콘트롤러(10)는 전송프레임의 끝에 부가된 FCS를 체크하여서 각 프레임의 에러발생유무를 체크하게 된다.In the above, when the control characters DLE and ETX are continuously input, the controller 10 checks whether an error occurs in each frame by checking the FCS added to the end of the transmission frame.

만일, 프레임의 전송중 노이즈에 의한 에러가 발생될 때 콘트롤러(10)에서는 이를 감지하여 데이터 송신축으로 데이터의 재전송 요구를 보내고, 송신축에서는 데이터통신 인터페이스회로내의 램에 저장된 전송데이터를 상기와 같은 방법으로 전송한다.If an error occurs due to noise during transmission of the frame, the controller 10 detects this and sends a request for retransmission of the data to the data transmission axis. The transmission axis stores the transmission data stored in the RAM in the data communication interface circuit as described above. To transmit.

이상에서와 같이, 본 발명에 의하면 변복조기능을 수행하는 모뎀을 구비한 데이터통신 인터페이스회로에서도 데이터 전송중에 발생되는 에러를 감지할 수 있고, 에러발생시 수신축 데이터 인터페이스 회로에서 송신축으로 에러가 발생된 프레임의 데이터를 재전송하도록 요구할 수 있다.As described above, according to the present invention, an error occurring during data transmission can be detected even in a data communication interface circuit having a modem for performing a demodulation function, and when an error occurs, an error is generated from the receiving axis data interface circuit to the transmitting axis. You may request to retransmit the data in the frame.

Claims

A communication interface circuit comprising a modem for performing data demodulation and demodulation functions, the communication interface circuit being connected to an interface of a terminal, and a five-class communication scheme for the data link layer is set by a unit transmission data PDU transmitted asynchronously. If the synchronous full-duplex communication method of the 5 classification, the SDLC circuit 30 is operated to perform data transmission and reception in the unit of SDLC format frame by the SDLC protocol, and if the asynchronous half-duplex communication or asynchronous full-duplex communication of the 5 classification BSC type frame A controller 10 having an interface control means for operating the UART circuit 40 to perform data transmission / reception in a specific frame unit of a BSC format with an FCS added thereto, an address bus connected to the controller 10; RAM 20 for temporarily storing data transmitted / received by connecting data bus in common, and the ad SDLC circuit 30 which connects bus and data bus in common to perform data transmission with modem device in frame unit of SDLC format, and transmits data with modem device by connecting the address bus and data bus through it. A UART circuit 40 that is enabled when the FCS is added to the BSC frame and the transmission gates 51 and 53 for controlling data transmission between the SDLC circuit 30 and the modem; And a transmission gate (52, 54) for controlling data transmission between the UART circuit (40) and a modem and for mutually selecting and operating the transmission gate (51, 53).