Claims (2)
스위치 컨트롤장치의 디지탈 입출력기를 이용한 릴레이 매트릭스 확장회로에 있어서, 소정의 상위데이타, 하위데이타 데이타 제어신호, 입출력방향 제어신호를 생성하여 시스템을 전체적으로 제어하는 마이컴(10)과, 상기 마이컴(10)의 제어에 의해 연결된 소정의 디지탈 입출력기로 상기 마이컴(10)의 데이타 및 제어신호를 입출력하는 스위치 제어장치(20)와, 상기 스위치 제어장치(20)를 통한 데이타 및 제어신호에 의해 구동되는 릴레이 매트릭스회로(30)로 구성됨을 특징으로 하는 스위치 컨트롤장치의 디지탈 입출력기를 이용한 릴레이 매트릭스 확장회로.A relay matrix expansion circuit using a digital input / output device of a switch control device, comprising: a microcomputer 10 for generating a predetermined upper data, lower data data control signal, an input / output direction control signal and controlling the system as a whole; A switch control device 20 for inputting and outputting data and control signals of the microcomputer 10 to a predetermined digital input / output connected by control, and a relay matrix circuit driven by data and control signals through the switch control device 20. Relay matrix expansion circuit using a digital input and output of the switch control device, characterized in that consisting of (30).
제1항에 있어서, 상기 릴레이 매트릭스회로(30)가 상기 스위치 제어장치(20)를 통한 상위 바이트데이타를 버퍼링 하는 버퍼(31)와, 상기 버퍼(31)의 상위 바이트데이타 데이타 제어신호(PCTL) 및 입출력방향 제어신호(DIR)에 따라 입력하여 해독하는 디코우더(32)와, 상기 스위치 제어장치(20)를 통한 하위바이트 데이타를 상기 입출력 방향제어신호에 의해 버퍼링하는 양방향 버퍼(36)와, 상기 디코우더(32)의 선택된 한 출력단자를 통한 출력신호가 클럭단자(CK)로 입력함에 따라 상기 양방향 버퍼(36)의 하위데이타를 래치하는 래치(33)와, 상기 래치(33)의 출력데이타에 따라 연결된 릴레이를 각각 드라이빙 하는 드라이버(35)와, 상기 입출력방향 제어신호(DIR)를 인버팅하여 소정의 인에이블 신호를 생성하는 인버터(37)와, 상기 인버터(37)의 인에이블 신호가 인에이블단자(EN)로 입력함에 따라 상기 래치(33)의 출력신호를 버퍼링하여 상기 양방향 버퍼(36)를 통해 상기 스위치 제어장치(20)의 소정 디지탈 입출력기로 입력하는 제2버퍼(34)로 구성됨을 특징으로 하는 스위치 콘트롤 장치의 디지탈 입출력기를 이용한 릴레이 매트릭스 확장회로.The buffer matrix of claim 1, wherein the relay matrix circuit 30 buffers the upper byte data through the switch controller 20, and the upper byte data data control signal PCTL of the buffer 31. And I / O direction control signals A decoder 32 which inputs and decodes in accordance with DIR), a bidirectional buffer 36 which buffers low-byte data through the switch control device 20 by the input / output direction control signal, and the decoder ( 32 is connected to the latch 33 for latching the lower data of the bidirectional buffer 36 as the output signal through the selected output terminal of the terminal 32 is input to the clock terminal CK. A driver 35 for driving a relay, and the input / output direction control signal ( Inverter 37 which inverts DIR to generate a predetermined enable signal and buffers the output signal of the latch 33 as the enable signal of the inverter 37 is input to the enable terminal EN. And a second buffer (34) inputted to a predetermined digital input / output of the switch control apparatus (20) through the bidirectional buffer (36).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.