KR900003276Y1 - The generating circuit of video head position detecting signal - Google Patents
The generating circuit of video head position detecting signal Download PDFInfo
- Publication number
- KR900003276Y1 KR900003276Y1 KR2019860006275U KR860006275U KR900003276Y1 KR 900003276 Y1 KR900003276 Y1 KR 900003276Y1 KR 2019860006275 U KR2019860006275 U KR 2019860006275U KR 860006275 U KR860006275 U KR 860006275U KR 900003276 Y1 KR900003276 Y1 KR 900003276Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- capacitor
- terminal
- resistor
- head
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/56—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head support for the purpose of adjusting the position of the head relative to the record carrier, e.g. manual adjustment for azimuth correction or track centering
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/49—Fixed mounting or arrangements, e.g. one head per track
- G11B5/4907—Details for scanning
- G11B5/4961—Circuits
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 적용되는 더블 아지무쓰(Double Azimuth)4헤드 배치 상태도.1 is a double azimuth 4-head arrangement state of the present invention.
제2도는 제4도는 종래의 위치 검출신호 발생회로도.2 is a diagram of a conventional position detection signal generation circuit.
제3도는 제5도는 제2도 및 제4도늬 각부 파형도.3 is a waveform diagram of each part of FIG. 5 and FIG.
제6도는 본 고안 위치 검출신호 발생회로도.6 is a position detection signal generation circuit of the present invention.
제7도는 제6도의 각부 파형도.7 is a waveform diagram of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 증폭기 MM1, MM2: 단안정 멀티바이브레이터1: Amplifier MM 1 , MM 2 : Monostable Multivibrator
FF1: 플립플롭 SW3: 모드선택스위치FF 1 : Flip-flop SW 3 : Mode selector switch
VR1, VR2: 가변저항 R1-R6: 저항VR 1 , VR 2 : Variable resistor R 1 -R 6 : Resistance
C1-C5: 콘덴서 TR1: 트랜지스터C 1 -C 5 : Capacitor TR 1 : Transistor
본 고안은 더블 애지머스(Double Azimuth)4헤드를 적용한 비디오 테이프 레코더에 있어서 영상헤드를 일정위상으로 제어하기 위한 기존신호의 위상검출신호 발생회로에 관한 것으로, 특히 별도의 시간지연용 집적소자를 사용하지 않고 조정편차 및 조정개소의 증가를 제거시킨 간단한 회로로 헤드간격(Gap)차이에 대한 위치보정을 정확히 수행할 수 있게한 영상헤드 위치검출신호의 발생회로에 관한 것이다.The present invention relates to a phase detection signal generating circuit of a conventional signal for controlling a video head in a constant phase in a video tape recorder using a double azimuth four head, and in particular, a separate time delay integrated device is used. The present invention relates to a circuit for generating an image head position detection signal capable of accurately performing position correction for a head gap (Gap) with a simple circuit that eliminates an increase in an adjustment deviation and an adjustment point.
일반적으로 비디오 테이프 레코더에는 2개의 영상헤드가 사용되고 있는 실정이나, 최근에는 제1도에 도시한 바와 같이 영상헤드(R), (L')와 (L), (R')의 2개조가 서로 다른 아지무쓰를 가지고 각기 180°대향되도록 헤드드럼(HD)에 배치된 더블 애지머스 4헤드를 채용하여 표준 모드에서는 영상헤드(R), (L)만 사용하고 장시간 모드에서는 영상헤드(L'), (R')만 사용함으로써 변속모드 재생시 및 정속재생시 화질향상을 도모하고 있다.In general, two video heads are used in a video tape recorder. However, as shown in FIG. 1, two sets of video heads R, L ', and L and R' are mutually different. By adopting the double azimuth 4 heads arranged on the head drum (HD) so as to face 180 ° with each other azimutus, only the image heads (R) and (L) are used in the standard mode, and the image head (L ') in the long time mode. By using only (R '), the image quality is improved during shift mode playback and constant speed playback.
여기서, 서로다른 애지머스 사이에 간격을 갭(Gap)이라고 하는데 이 갭(Gap)은 θ1-θ2의 간격이 있게되고, 헤드선택의 시작점을 A점부터 하도록 제어되고 있다.Here, the gap between the different azimuths is called a gap Gap, and the gap Gap has a gap of θ 1 -θ 2 , and is controlled to start the head selection from the point A.
그리고, 제1도중 P호는 비디오 테이프 레코더의 헤드 위상을 검출하여 펄스신호를 발생시키는 헤드위상 검출헤드이고, PG는 그 펄스신호 출력단자이다.P number 1 is a head phase detection head which detects the head phase of the video tape recorder and generates a pulse signal, and PG is the pulse signal output terminal.
따라서, 종래에는 제2도 및 제4도에 도시한 바와 같은 회로를 이용하여 갭차이에 의한 헤드검출신호의 보정을 행하는 것으로 이의 동작과정을 설명하면 다음과 같다.Therefore, conventionally, the head detection signal is corrected by the gap difference using the circuits shown in FIGS. 2 and 4, and the operation thereof will be described as follows.
먼저, 제2도를 제3도의 파형도를 참조하여 설명하면, 헤드드럼(HD)이 회전함에 따라 N극과 S극의 자석에 의해 헤드위상검출헤드(P호)에서 제3도의 (a)에 도시한 바와 같은 펄스신호가 발생되어 펄스신호 출력단자(PG)에 출력되면, 이 펄스신호는 증폭기(1)에서 증폭된 후 단안정 멀티바이브레이터(MM1), (MM2)의 입력단자에 인가되고, 이때 모드선택신호단자(MS)에 표준모드선택신호인 고전위 신호가 인가되면 스위치(SW)(SW2)는 개방되고 모드선택 스위치(SW3)는 그의 고정단자(a)에 접속된다 .First, referring to FIG. 3 with reference to the waveform diagram of FIG. 3, as the head drum HD rotates, the head phase detection head (P) of FIG. When a pulse signal as shown in the figure is generated and output to the pulse signal output terminal PG, the pulse signal is amplified by the amplifier 1 and then applied to the input terminals of the monostable multivibrators MM 1 and MM 2 . When a high potential signal, which is a standard mode selection signal, is applied to the mode selection signal terminal MS, the switch SW 2 is open and the mode selection switch SW 3 is connected to its fixed terminal a. do .
따라서, 이때 단안정 멀티바이브레이터(MM1), (MM2)의 지연시간(t1), (t2)은 저항(R1), 가변저항(VR1) 및 콘덴서(C2)와 저항(R2), 가변저항(VR2) 및 콘덴서(C3)의 시정수에 의해 제3도의 (b), (c)에 도시한 바와 같이 각각 설정되고, 이 지연시간(t1), (t2)에 의해 상기 θ1을 보정하는 시간이 결정된다. 이와 같은 지연시간이 결정되어 단안정 멀티바이브레이터(MM1), (MM2)에서 출력된 신호는 플립플롭(FF1)의 입력단자(R), (S)에 각기 입력되므로 그의 출력단자(Q), (Q)에는 제3도의 (d), (e)에 도시한 바와 같은 파형신호가 출력되고, 이때 모드선택스위치(SW3)가 그이 고정단자(a)에 접속된 상태이므로 플립플롭(FF1)의 출력단자(Q)에 출력된 신호가 제3도의 (f)에 도시한 바와 같이 기준신호 출력단자(VO)에 출력되어 헤드의 위치를 보정하게 된다.Therefore, the delay time (t 1 ), (t 2 ) of the monostable multivibrator (MM 1 ), (MM 2 ) is the resistance (R 1 ), the variable resistor (VR 1 ) and the capacitor (C 2 ) and the resistor ( R 2 ), time constants of the variable resistor VR 2 and the capacitor C 3 are set as shown in FIGS. 3B and 3C, respectively, and the delay times t 1 and (t). 2 ) determines the time to correct the θ 1 . Since the delay time is determined and the signals output from the monostable multivibrators MM 1 and MM 2 are respectively input to the input terminals R and S of the flip-flop FF 1 , their output terminals Q are used. ), (Q) outputs a waveform signal as shown in (d) and (e) of FIG. 3 , and at this time, the mode selection switch SW 3 is connected to the fixed terminal a so that the flip-flop ( The signal output to the output terminal Q of FF 1 ) is output to the reference signal output terminal V O as shown in FIG. 3 (f) to correct the position of the head.
그리고, 로드선택신호단자(MS)에 장시간 모드선택신호인 저전위신호가 인가되면 스위치(SW1), (SW2)는 접속되고, 모드선택스위치(SW3)는 그의 고정단자(b)에 접속되므로 단안정 멀티바이브레이터(MM1), (MM2)이 지연시간(t1), (t2)은 가변저항 (VR1) 및 콘덴서(C2)와 가변저항(VR2) 및 콘덴서(C3)의 시정수에 의해 결정되고, 이때 플립플롭(FF1)의 출력단자(Q)에서 출력된 신호가 기준신호 출력단자(VO)에 출력되어 헤드의 위치를 보정하게 된다.When the low potential signal, which is a mode selection signal for a long time, is applied to the load selection signal terminal MS, the switches SW 1 and SW 2 are connected, and the mode selection switch SW 3 is connected to its fixed terminal b. Since the monostable multivibrators (MM 1 ) and (MM 2 ) have delay times (t 1 ) and (t 2 ), the variable resistor (VR 1 ) and capacitor (C 2 ) and the variable resistor (VR 2 ) and capacitor ( It is determined by the time constant of C3). At this time, the signal output from the output terminal Q of the flip-flop FF 1 is output to the reference signal output terminal V O to correct the position of the head.
이와 같이 표준모드 또는 장시간 모드에 따라 각기 다른 지연시간을 갖도록 함으로써 갭차이에 의한 헤드위치를 보정할 수 있으나, 이러한 종래의 회로에 있어서는 저항(R1), (R2)의 값이 동일할 수 없으므로 단안정 멀티바이브레이터(MM1), (MM2)의 지연시간(보정시간)이 각기 달라 그에 따른 편차가 발생되고, 이 편차를 최소화 하기 위해 저항(VR1), (VR2)을 가변저항으로 사용하는 경우에는 조정개소의 증가로 양 지연시간을 정확히 일치시킬 수 없게 되는 문제점이 있었다.As described above, the head position due to the gap difference can be corrected by having a different delay time according to the standard mode or the long time mode. However, in the conventional circuit, the values of the resistors R 1 and R 2 may be the same. Therefore, the delay time (compensation time) of the monostable multivibrator (MM 1 ) and (MM 2 ) is different, and a deviation occurs accordingly. To minimize the deviation, the resistors VR 1 and VR 2 are variable resistors. In this case, there was a problem that the delay time could not be exactly matched due to the increase of the adjustment point.
이와 같은 문제점을 보완하기 위한 종래의 위치검출신호 발생회로는 제4도에 도시한 바와 같은 것으로, 단안정 멀티바이브레이터(MM1), (MM2)의 지연시간을 표준모드 또는 장시간 모드에 따라 변경하지 않고 제5도의 (b), (c)에 도시한 바와 같은 가변저항(VR1) 및 콘덴서(C2)와 가변저항(VR2) 및 콘덴서(C3)의 시정수에 의해 일정하게 유지하여 상기 θ2를 선택하도록 하고, 갭차이에 의한 θ1의 지연은 제5도의 (d)에 도시된 바와 같은 플립플롭(FF1)의 출력단자(Q)의 출력신호를 디지털 카운터 방식의 지연기(2)로 제5도의 (e)에 도시한 바와 같이 일정시간(t3) 지연시켜 행하게 되어 있다.The conventional position detection signal generating circuit to solve this problem is as shown in Figure 4, the delay time of the monostable multivibrator (MM 1 ), (MM 2 ) is changed according to the standard mode or the long time mode And is kept constant by the time constants of the variable resistor VR 1 and capacitor C 2 , variable resistor VR 2 and capacitor C 3 as shown in FIGS. 5B and 5C. Select the θ 2 , and delay the θ 1 by the gap difference to delay the output signal of the output terminal Q of the flip-flop FF 1 as shown in (d) of FIG. In the group 2 , as shown in FIG. 5E, a delay of a predetermined time t 3 is performed.
그러나, 이러한 종래의 회로에 있어서는 디지털 카운터 방식의 지연기(2)를 사용하므로 카운터하기 위한 높은 주파수의 외부 클럭신호(CLK)가 필요하고 그 지연기(2)를 4헤드용에 전용으로 사용될 수 있게 접점회로와 하여야 하므로 2헤드용과 더불 아지무쓰 4헤드용의 공용성이 없으며, 이러한 공용성의 부가를 위해 지연기(2)의 용선택이 별도로 추가되므로 집적소자의 입, 출력단자 증가를 가져오게 도는 결점이 있었다.However, in such a conventional circuit, since a digital counter type delay unit 2 is used, a high frequency external clock signal CLK is required to counter and the delay unit 2 can be used exclusively for four heads. Since there is no common use for the 2 heads and the Azimuth 4 heads as well as the contact circuit, the additional selection of the delay unit 2 is added to add the commonality, which leads to an increase in the input and output terminals of the integrated device. There was a flaw.
본 고안은 이러한 결점을 해결하기 위하여, 단안정 멀티바이브레이터의 지연시간을 변경시키지 않음과 동시에 플립플롭의 출력측에 디지털 카운터 방식의 지연기를 추가함이 없이 헤드 갭차이에 의한 보정을 실현할 수 있는 간단한 구조의 회로를 안출한 것으로, 이를 첨부된 본 고안의 도면에 의하여 상세히 설명하면 다음과 같다.In order to solve this problem, the present invention does not change the delay time of the monostable multivibrator, and at the same time, it is a simple structure that can realize the correction by the head gap difference without adding the digital counter type delay unit on the output side of the flip-flop. To devise a circuit of, described in detail by the accompanying drawings of the present invention as follows.
제6도는 본 고안 위치검출신호 발생회로도로서 이에 도시한 바와 같이, 펄스신호 출력단자(PG)를 증폭기(1) 및 콘덴서(C1)를 통하여 가변저항(VR1), (VR2) 및 콘덴서(C2), (C3)에 의해 지연시간이 결정되는 단안정 멀티 바이브레이터(MM1), (MM2)의 입력측에 접속하여 그의 출력측을 플립플롭(FF1)의 입력단자(R), (S)에 각기 접속하고, 이 플립플롭(FF1)의 출력단자(Q), (Q)를 모드선택신호단자(MS)에 인가되는 신호에 따라 선택절환되는 모드선택스위치(SW3)를 통해 기준신호 출력단자(VO)에 접속한 영상헤드 위치검출신호의 발생회로에 있어서, 상기 콘덴서(C1)를 저항(R5) 및 콘덴서(C4)를 통해 트랜지스터(TR1)의 콜렉터에 접속함과 아울러 상기 모드선택신호단자(MS)를 저항(R2)을 통해 그 트랜지스터(TR1)의 베이스에 접속하고, 상기 저항(R5) 및 콘데너(C4)의 접속점을 접지저항(R6) 및 콘덴서(C5)를 통해 상기 단안정 멀티바이브레이터(MM1), (MM2)의 입력측에 접속하여 구성한 것으로, 이와 같이 구성된 본 고안의 동작을 제7도의 파형도를 참조하여 설명하면 다음과 같다.6 is a circuit diagram of a position detection signal of the present invention, and as shown therein, the pulse signal output terminal PG is connected to the variable resistors VR 1 , VR 2 and the capacitor through the amplifier 1 and the capacitor C 1 . Connect to the input side of the monostable multivibrator (MM 1 ), (MM 2 ) whose delay time is determined by (C 2 ), (C 3 ) and connect its output side to the input terminal (R) of the flip-flop (FF 1 ), each connected to the (S), and the flip-flop (FF 1) an output terminal (Q), the mode selection switch is selected are switched in accordance with the signal applied to the (Q) to the mode select signal terminal (MS) (SW 3) of In a circuit for generating a video head position detection signal connected to a reference signal output terminal (V O ) via a capacitor (C 1 ), the collector of transistor (TR 1 ) is connected via resistor (R 5 ) and capacitor (C 4 ). And the mode selection signal terminal MS is connected to the base of the transistor TR 1 through a resistor R 2 , and the resistor R 5 and the condenser The connection point of (C 4 ) is connected to the input side of the monostable multivibrator (MM 1 ), (MM 2 ) through the ground resistor (R 6 ) and the capacitor (C 5 ), and the operation of the present invention configured as described above This will be described with reference to the waveform diagram of FIG.
헤드드럼(HD)에 회전함에 따라 N극과 S극의 자석에 의해 헤드위상검출헤드(P호)에서 제7도의 (a)에 도시한 바와 같은 펄스신호가 발생되어 펄스신호 출력단자(PG)에 출력되면, 이 펄스신호는 증폭기(1)에서 증폭된 후 콘덴서(C1) 및 저항(R5)을 통하게 된다.As it rotates on the head drum HD, a pulse signal as shown in Fig. 7A is generated in the head phase detection head P by the magnets of the north pole and the south pole, and thus the pulse signal output terminal PG. When outputted to, the pulse signal is amplified by the amplifier 1 and then passed through the capacitor C 1 and the resistor R 5 .
그런데, 이때 모드 선택신호단자(MS)에 표준모드선택신호인 고전위신호가 인가되면 상기와 같이 모드선택스위치(SW3)는 그의 고정단자(a)에 접속되고, 상기 고전위신호를 저항(R3)을 통해 트랜지스터(TR1)를 온시킨다.However, when a high potential signal, which is a standard mode selection signal, is applied to the mode selection signal terminal MS, the mode selection switch SW 3 is connected to its fixed terminal a as described above, and the high potential signal is applied to the resistance ( The transistor TR 1 is turned on through R 3 ).
따라서, 증폭기(1)에서 증폭되어 콘덴서(C1) 및 저항(R5)을 통한 신호는 콘덴서(C1) 및 트랜지스터(TR1)를 통해 흐르면서 콘덴서(C4)에 제7도의 (b)에 도시한 바와 같이 충전되므로 저항(R5) 및 콘덴서(C4)의 시정수만큼 지연된 후 콘덴서(C5)를 통해 단안정 멀티바이브레이터(MM1), (MM2)의 입력측에 인가된다. 따라서, 이 때 단안정 멀티베이브레이터(MM1)는 그의 입력측에 상승전위의 검출신호가 인가될 때 가변저항(VR1) 및 콘덴서(C2)의 시정수에 의해 제7도의 (c)에 도시한 바와 같이 일정시간(t5)지연되고, 단안정 멀티바이브레이터(MM2)는 그의 입력측에 하강전위의 검출신호가 인가될 때 가변저항(VR2) 및 콘덴서(C3)에 의해 제7도의 (d)에 도시한 바와 같이 일정시간 지연되며, 이와 같이 단안정 멀티바이브레이터(MM1), (MM2)에서 다시 일정시간 지연되어 플리플롭(FF1)의 입력단자(R), (S)에 인가되므로 그의 출력단자(Q)에는 제7도의 (e)에 도시한 바와 같은 파형신호가 출력되고 출력단자(Q)에는 출력단자(Q)와 반대신호가 출력되며, 또한 이때 모드선택스위치(SW3)는 그의 고정단자(a)에 접속된 상태이므로 플립플롭(FF1)의 출력단자(Q)에서 출력된 신호가 제7도의 (f)에 도시한 바와 같이 기준신호 출력단자(VO)에 출력되어 헤드의 보정을 행하게 된다.Thus, the signal amplified in the amplifier 1 and through the capacitor C 1 and the resistor R 5 flows through the capacitor C 1 and the transistor TR 1 and flows through the capacitor C 4 in FIG. 7B. Since it is charged as shown in FIG. 5 , the delay is delayed by the time constants of the resistor R 5 and the capacitor C 4 , and then applied to the input sides of the monostable multivibrators MM 1 and MM 2 through the capacitor C 5 . Therefore, at this time, the monostable multi-vabrator MM 1 is connected to (c) of FIG. 7 by the time constants of the variable resistor VR 1 and the capacitor C 2 when the detection signal of the rising potential is applied to its input side. As shown in the figure, the constant time t 5 is delayed, and the monostable multivibrator MM 2 is driven by the variable resistor VR 2 and the capacitor C 3 when the detection signal of the falling potential is applied to its input side. As shown in (d) of FIG. 3, the delay is fixed for a predetermined time, and thus the monostable multivibrators MM 1 and MM 2 are delayed again for a predetermined time, so that the input terminals R and S of the flip-flop FF 1 are (S). ), The waveform signal as shown in (e) of FIG. 7 is output to its output terminal Q, and the signal opposite to the output terminal Q is output to the output terminal Q, and at this time, the mode selection switch (SW 3) is a signal output from the output terminal (Q) of the state because the flip-flop (FF 1) connected to its fixed terminal (a) As shown in 7 degrees (f) is output to the reference signal output terminal (V O) performs the correction of the head.
결국, 표준모드를 선택할 경우에는 저항(R5) 및 콘덴서(C4)에 의한 지연시간(t4) 및 단안정 멀티바이브레이터(MM1), (MM2)의 지연시간(t5)에 의해 상기 θ1의 값이 결정되어 헤드의 보정을 행하게 된다.As a result, when selecting a standard mode by a resistance (R 5) and a condenser (C 4) the delay time (t 4) and a short delay time (t 5) of stable multivibrator (MM 1), (MM 2 ) by The value of θ 1 is determined to correct the head.
그리고, 모드선택신호단자(MS)에 장시간 모드선택신호인 저전위신호가 인가되면 모드선택스위치(SW3)는 그의 고정단자(b)에 접속되고, 트랜지스터(TR1)는 오프되므로 증폭기(1)에서 증폭되어 콘덴서(C5)를 통해 단안정 멀티바이브레이터(MM1), (MM2)의 입력측에 인가되고, 이에 따라 단안정 멀티바이브레이터(MM1), (MM2)에 의해서만 지연되어 플립플롭(FF1)의 출력단자(Q)에서 출력된 신호가 기준신호 출력단자(VO)에 출력되어 장시간 모드에서의 헤드의 보정을 행하게 된다.When the low potential signal, which is the mode selection signal for a long time, is applied to the mode selection signal terminal MS, the mode selection switch SW 3 is connected to the fixed terminal b thereof, and the transistor TR 1 is turned off so that the amplifier 1 Amplified by the monolithic multivibrator (MM 1 ) and (MM 2 ) through the condenser (C 5 ) and thus delayed only by the monostable multivibrators (MM 1 ) and (MM 2 ). The signal output from the output terminal Q of the flop FF 1 is output to the reference signal output terminal V O to correct the head in the long time mode.
결국, 장시간 모드를 선택한 경우에는 단안정 멀티바이브레이터(MM1), (MM2)의 지연시간(t5)에 의해서만 상기 θ1의 값이 결정되어 헤드의 보정을 행하게 된다.Consequently, when the long time mode is selected, the value of θ 1 is determined only by the delay times t 5 of the monostable multivibrators MM 1 and MM 2 to correct the head.
이상에서와 같이 본 고안은 영상헤드의 갭차이에 의한 지연보정회로의 시정수 변경을 단안정 멀티바이브레이터에서 각각 실시하지 않고, 또 별도의 디지털 카운터 방식의 지연기를 사용하지 않고 간단한 선택지연회로에 의해 실현할 수 있게 되므로 조정개소가 감소되어 영상헤드의 위치를 정확히 보정할 수 있게 되고, 별도의 디지털 카운터 방식의 지연기가 필요없게 되어 그의 구조가 간단해지는 이점이 있게 된다.As described above, the present invention does not change the time constant of the delay correction circuit due to the gap of the video head in the monostable multivibrator, and does not use a separate digital counter type delay device, but by a simple selection delay circuit. Since it can be realized, the number of adjustment points can be reduced, so that the position of the image head can be corrected accurately, and the structure of the structure can be simplified by eliminating the need for a separate digital counter type delay device.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860006275U KR900003276Y1 (en) | 1986-05-06 | 1986-05-06 | The generating circuit of video head position detecting signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860006275U KR900003276Y1 (en) | 1986-05-06 | 1986-05-06 | The generating circuit of video head position detecting signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870018901U KR870018901U (en) | 1987-12-26 |
| KR900003276Y1 true KR900003276Y1 (en) | 1990-04-20 |
Family
ID=19251436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860006275U KR900003276Y1 (en) | 1986-05-06 | 1986-05-06 | The generating circuit of video head position detecting signal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900003276Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468122B1 (en) * | 2002-07-08 | 2005-01-26 | 삼성전자주식회사 | Microwave Oven |
-
1986
- 1986-05-06 KR KR2019860006275U patent/KR900003276Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468122B1 (en) * | 2002-07-08 | 2005-01-26 | 삼성전자주식회사 | Microwave Oven |
Also Published As
| Publication number | Publication date |
|---|---|
| KR870018901U (en) | 1987-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4066919A (en) | Sample and hold circuit | |
| EP0050024B1 (en) | Tracking-error correcting system in video reproducing apparatus | |
| KR900003276Y1 (en) | The generating circuit of video head position detecting signal | |
| USRE30839E (en) | Monostable multivibrator | |
| US4590523A (en) | Control of auto-tracking in tracking-error correcting system of video recording/reproducing apparatus | |
| US4706137A (en) | Head switching signal producing circuit with compensation of a phase error due to the positioning of a rotary drum head and a rotational phase detector | |
| EP0156305B1 (en) | Digital/analogue converter | |
| US5541780A (en) | Special-mode long-play video tape playback with skew compensation responsive to comparison of head outputs | |
| JPS6369314A (en) | Variable delay device using cmos circuit | |
| JPH09178407A (en) | Electrostatic capacity type displacement detector | |
| JPS6340371B2 (en) | ||
| US4338554A (en) | Automatic gain control apparatus for a motor servo system | |
| KR920001360B1 (en) | Digital servo system for motor driven apparatus | |
| JPS62128046A (en) | Method for discriminating tape speed for recording | |
| KR100256013B1 (en) | Digital signal processor | |
| KR920008562Y1 (en) | Audio muting circuit of vcr | |
| US4405954A (en) | Radio frequency equalizer | |
| KR930000392Y1 (en) | Switching signal compensation circuit of vtr | |
| JPS6142358B2 (en) | ||
| SU1398109A1 (en) | Device for correcting amplitude-frequency characteristic of video tape recorder | |
| JPH045042Y2 (en) | ||
| JPH0682483B2 (en) | Envelope output device | |
| KR880002750Y1 (en) | Oscillator signal control circuit | |
| KR890008933Y1 (en) | Arrangement for starting capstan motor | |
| KR920005271B1 (en) | Vtr format discriminating circuit by using reproduced f.m. signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20000331 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |