KR900001445Y1 - A/d convertor for tv signal - Google Patents
A/d convertor for tv signal Download PDFInfo
- Publication number
- KR900001445Y1 KR900001445Y1 KR2019860009997U KR860009997U KR900001445Y1 KR 900001445 Y1 KR900001445 Y1 KR 900001445Y1 KR 2019860009997 U KR2019860009997 U KR 2019860009997U KR 860009997 U KR860009997 U KR 860009997U KR 900001445 Y1 KR900001445 Y1 KR 900001445Y1
- Authority
- KR
- South Korea
- Prior art keywords
- comparator
- resistor
- reference voltage
- converter
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
Abstract
내용 없음.No content.
Description
제1도는 종래의 TV 신호용 A/D 변환기의 회로 구성도.1 is a circuit diagram of a conventional A / D converter for TV signals.
제2도는 본 고안에 따른 TV 신호용 A/D 변환기의 회로 구성도.2 is a circuit diagram of an A / D converter for a TV signal according to the present invention.
제3도는 제2도에 따른 전압 파형도.3 is a voltage waveform diagram according to FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
RO-R255, RO'~R127',R1"~R4" : 저항RO-R255, RO '~ R127', R1 "~ R4": Resistance
IC1~IC255,IC1'-IC127',IC1" : 비교기 1,8 : 디코우더IC1 ~ IC255, IC1'-IC127 ', IC1 ": Comparator 1,8: Decoder
2 : 클램프 회로부 3 : D플립플립2: Clamp circuit part 3: D flip flip
4,5 : FET 6 : 기준전압 오프 셋 회로부4,5 FET 6: Reference voltage offset circuit
Vin : 입력단 7,7 : 비트 A/D 변환기Vin: Input terminal 7,7: Bit A / D converter
Vref : 기준전압Vref: reference voltage
본 고안은 아날로그(Analog)신호를 디지털(Digital) 부호로 변화시키는 A/D 변환기(Convertter)에 관한 것으로, 특히 신호의 디지털 신호의 디지털화가 급속히 진행되고 있는 텔레비젼이나 비데오 카세트 레코터(Video cassetter Recorder)분야 및 기타 다른 영상 처리 분야에 사용이 적당하도록 한 A/D 변환기에 관한 것이다.The present invention relates to an A / D converter that converts an analog signal into a digital code. In particular, a television or video cassette recorder in which the digitization of a digital signal is rapidly progressing. A / D converter which is suitable for use in the field and other image processing fields.
종래의 TV 신호용 A/D 변환기는 그 변환속도가 특히 빠른 것이 요구되므로 프레쉬(Fresh)형의 A/D 변환기가 주로 사용된다.The conventional A / D converter for TV signals is required to have a particularly fast conversion speed, so a fresh A / D converter is mainly used.
상기한 프레쉬형 변환기는 많은 비교기를 사용하고 있어 내부 구조가 복잡할 뿐만 아니라, 그에 따른 원가가 상승하는 결함이 발생되었다.The fresh transducer described above uses a number of comparators, which not only complicates the internal structure but also causes a cost increase.
따라서 본 고안은 상기한 결함을 개선시키고자 기준 전압 오프 셋(off set)회로를 사용하여 내부 비교기의 분해능(Resolution)의 감소없이 회로에 사용된 비교기의 수를 줄여 원가절감에 기여하게 하는데 그 목적이 있다.Therefore, the present invention reduces the number of comparators used in the circuit by reducing the resolution of the internal comparator by using a reference voltage offset circuit to improve the above-mentioned defects. There is this.
종래의 기술 구성을 제1도에 도시한 바에 따라 설명하면 다음과 같다.The conventional technical configuration will be described as shown in FIG. 1 as follows.
기준전압(Vref)의 플러스단(+)단은 저항(R255)을 통해 비교기(Comparator)(IC25)의 마이너스(-)단에 접속되고, 저항(R255)과 비교기(IC255)의 마이너스단의 접속점은 저항(R254)을 통해 비교기(IC254)의 마이너스단(-)에 접속되고, 저항(R254)과 비교기(IC254)의 마이너스단(-)의 접속점은 저항(R253)을 통해 비교기(IC253)의 마이너스단에 접속되고, 상기와 같은 시스템으로 계속 연결되어 저항(R2)과 비교기(IC2)의 마이너스단은 저항(R1)을 통해 비교기(IC1)의 마이너스단에 접속되고, 상기한 비교기(IC1)의 마이너스단은 저항(R0)을 통해 기준전압(Vref)의 마이너스단에 접속되며, 또한 접지 접속되고, 각 비교기(IC1~IC255)의 플러스단은 공통 접속되어 입력단(Vin)에 연결되고, 상기 한 각 비교기(IC1~IC255)의 각 출력단(a1~a255)은 각각 디코우더(Decoder)(1)에 접속되고, 디코우더(1)는 8비트의 출력(b0-b7)과 각각 연결되어 있는 구성이다.The positive terminal (+) of the reference voltage Vref is connected to the negative terminal of the comparator IC25 through the resistor R255 and the connection point of the negative terminal of the resistor R255 and the comparator IC255 Is connected to the negative terminal (-) of the comparator IC254 through the resistor R254, and the connection point of the negative terminal (-) of the resistor R254 and the comparator IC254 is connected to the negative terminal of the comparator IC253 through the resistor R253. Connected to the negative terminal, and continuously connected to the system as described above, the negative terminal of the resistor R2 and the comparator IC2 is connected to the negative terminal of the comparator IC1 through the resistor R1, and the comparator IC1 described above. The negative terminal of is connected to the negative terminal of the reference voltage (Vref) through the resistor (R0), and also connected to the ground, the positive terminal of each comparator (IC1 ~ IC255) is connected in common to the input terminal (Vin), Each output terminal a1 to a255 of each comparator IC1 to IC255 is connected to a decoder 1, and the decoder 1 is an 8-bit output. Is (b0-b7) configuration connected, respectively.
상기한 A/D 변환기 구성의 동작 설명을 역시 제1도에 도시한 것으로 설명하면 다음과 같다.A description of the operation of the above-described A / D converter configuration is also shown in FIG. 1 as follows.
먼저 각 비교기의 마이너스단에 인가되는 기준전압을 구해보면 다음과 같다.First, the reference voltage applied to the negative terminal of each comparator is obtained as follows.
비교기(IC255)의 마이너스단에 인가되는 기준전압은이고, 비교기(IC253)는이고, 비교기(IC254)는이고, 비교기(IC1)의 마이너스단에 인가되는 기준전압은이므로 각 저항(R0R255)에 의해 분압되어 각 비교기(IC1IC255)의 마이너스단에 인가되는 기준전압을 하위 비교기로 갈수록 낮아진다.The reference voltage applied to the negative end of the comparator (IC255) The comparator IC253 is And the comparator (IC254) And the reference voltage applied to the negative terminal of the comparator IC1 Each resistance (R0 Divided by R255) and each comparator (IC1) The reference voltage applied to the negative terminal of IC 255) is lowered toward the lower comparator.
따라서 입력단(Vin)에 인가되는 아날로그 신호(AS)의 전압크기에 따라 각 비교기의 출력이 하이(High)나 로우(Low)로 세트된다.Therefore, the output of each comparator is set to high or low according to the voltage level of the analog signal AS applied to the input terminal Vin.
즉 예를 들어의 범위에 있는 아날로그 신호가 A/D 변환기의 입력단(Vin)에 인가된다면 비교기(IC1)의 출력(a1)만 "하이"상태가 되고, 나머지 비교기(IC2~IC255)의 출력은 모두 "로우"상태가 된다.For example If an analog signal in the range of is applied to the input terminal Vin of the A / D converter, only the output a1 of the comparator IC1 becomes "high", and the outputs of the remaining comparators IC2 to IC255 are all "low". It becomes a state.
또한 아날로그 신호(AS)가의 범위이면 비교기(IC255)의 출력(a255)은 "로우"상태가 되고 나머지의 모든 비교기(IC1~IC255)의 출력(a1~a254)은 모두 "하이"상태가 된다.In addition, the analog signal (AS) In the range of, the output a255 of the comparator IC255 is in the "low" state, and the outputs a1-a254 of all the remaining comparators IC1-IC255 are in the "high" state.
상기한 비교기(IC1~IC255)의 출력(a1~a255)은 디코우더(1)회로에 연결되어 A/D 변환기의 출력인 8비트(b7~b0)의 2진 코드로 변환되는 것이다.The outputs a1 to a255 of the comparators IC1 to IC255 are connected to the decoder 1 circuit and converted into 8-bit (b7 to b0) binary codes that are outputs of the A / D converter.
따라서 종래의 A/D 변환기 회로는 비교기를 많이 사용하여 내부구조가 복잡할 뿐만 아니라, 원가상승의 주요인이 되어, 본 고안은 상기의 결함을 개선시키고자 고안한 것으로 A/D 변환기의 회로 구성을 제2도에 도시한 바에 따라 설명하면 다음과 같다.Therefore, the conventional A / D converter circuit is not only complicated internal structure by using a lot of comparators, but also becomes a major cause of cost increase, and the present invention is designed to improve the above defects. As shown in FIG. 2, the following description is provided.
TV 신호용 A/D 변환기 회로를 구성함에 있어서, 입력단(Vin)과 클램프 회로부(2), 비교기(IC1"), D플립플롭(3), FET(4)(5), 저항(R1")(R2")(R3")(R4"), 기준전압(Vref)으로 구성된 기준전압 오프셋 회로부(6)를 7비트 출력의 A/D 변환기 회로부(7)에 각각 연결하여 구성된 것으로 특징으로 TV 신호용 A/D 변환기이다.In configuring the TV signal A / D converter circuit, the input terminal Vin, the clamp circuit section 2, the comparator IC1 ", the D flip-flop 3, the FETs 4 and 5 and the resistor R1 " A reference voltage offset circuit section 6 consisting of R2 "), R3 ", R4 ", and reference voltage Vref is connected to the A / D converter circuit section 7 of 7-bit output. / D converter.
상기한 구성을 더 상세히 설명하면 다음과 같다.The above-described configuration will be described in more detail as follows.
입력단(Vin)은 클램프(Clamp)회로부(2)를 통해 비교기(IC1")의 플러스단(+)에 접속되고, 비교기(IC1")의 마이너스단(-)은 저항(R2")을 통해 접지 점속됨과 동시에 저항(R1")을 통해 기준전압(Vref)단에 연결되며, 또한 FET(Field Effect Transistor)(4)의 드레인(Drain)(D)단에 연결됨과 동시에 저항(R3")(R4")을 통해 접지 접속되고, 저항(R3")과 저항(R4")의 접속점은 FET(5)에 드레인(D)단에 접속되고, FET(4)에 게이트(Gate)(G)단은 D플립플롭(3)의 반전출력단(Q)과 입력단자(D1)에 연결되고, FET(5)의 게이트(G)단은 D플립플롭(3)의 출력단(Q)과 접속되고, FET(4)(5)의 소오스(Source)단(S)은 공통 접속되어 7비트 A/D 변환기(7)의 저항(R127)을 통해 비교기(IC127')의 마이너스단(-)에 접속되고, 상기한 저항(R127')과 비교기 마이너스(-)과의 접속점은 저항(R126')을 통해 비교기(IC126')의 마이너스단(-)에 접속되고, 상기와 같은 시스템으로 저항(R2')과 비교기(IC2')의 마이너스단(-)의 접속점은 저항(R1')을 통해 비교기(IC1')의 마이너스단(-)에 접속되고, 비교기(IC1')의 마이너스단은 저항(R10')을 통해 접지접속되고, 또한 기준전압 오프셋 회로부(6)의 입력단(Vin)은 각 비교기(IC1'~IC127')의 플러스단(+)에 공통 접속되고, 상기한 각 비교기(IC1'~IC127')의 출력단(a1~a127')은 각각 디코우더(8)에 연결되고, 디코우더(8)는 7비트의 출력(b0'~b6')과 각각 연결되는 구성이다.The input terminal Vin is connected to the positive terminal (+) of the comparator IC1 "through the clamp circuit part 2, and the negative terminal (-) of the comparator IC1" is grounded through the resistor R2 ". At the same time, it is connected to the reference voltage (Vref) terminal through the resistor (R1 "), and also connected to the drain (D) terminal of the field effect transistor (FET) 4 and at the same time, the resistor (R3") ( Is connected to ground via R4 ", and the connection point of resistor R3 " and resistor R4 " is connected to drain D at FET 5 and at gate G in FET 4. Is connected to the inverted output terminal Q and the input terminal D1 of the D flip-flop 3, the gate G terminal of the FET 5 is connected to the output terminal Q of the D flip-flop 3, (4) The source terminal S of (5) is connected in common and connected to the negative terminal (-) of the comparator IC127 'through the resistor R127 of the 7-bit A / D converter 7, The connection point of the resistor R127 'and the comparator minus (-) is connected to the negative terminal (-) of the comparator IC126' through the resistor R126 ', In the same system, the connection point of the negative terminal (-) of the resistor R2 'and the comparator IC2' is connected to the negative terminal (-) of the comparator IC1 'through the resistor R1', and the comparator IC1 ' Negative terminal of the reference) is grounded through the resistor R10 ', and the input terminal Vin of the reference voltage offset circuit section 6 is commonly connected to the positive terminal (+) of each comparator IC1' to IC127 ', The output terminals a1 to a127 'of each of the comparators IC1' to IC127 'are respectively connected to the decoder 8, and the decoder 8 is connected to the 7-bit outputs b0' to b6 '. Each is connected.
상기한 회로구성의 동작 설명을 제2도와 제3도에 도시한 바에 따라 설명하면 다음과 같다.The description of the operation of the above-described circuit configuration will be described as shown in FIG. 2 and FIG.
아날로그 TV신호는 입력단(Vin)에 인가되어 클램프 회로부(2)를 통해 일정기준 레벨로 조정되어 비교기(IC1")의 플러스단(+)에 인가되고, 마이너스단(-)에는 기준전압(Vref)의 저항(R1")과 저항(R2")에 의해 분할된 전압이 인가되어 비교기(IC1")의 출력단에서는 제3b도에 도시한 파형 신호가 출력된다.The analog TV signal is applied to the input terminal Vin, adjusted to a constant reference level through the clamp circuit part 2, and applied to the plus terminal (+) of the comparator IC1 ", and to the negative terminal (-), the reference voltage Vref. The voltage divided by the resistor R1 " and the resistor R2 " is applied, and the waveform signal shown in FIG. 3B is output at the output terminal of the comparator IC1 ".
상기한 파형신호는 D플립플롭(3)의 클록(CK)단자에 인가되어 D플립플롭(3)의 출력단(Q)(Q)에는 제3도에 도시한 (c)(d) 파형이 각각 출력되어 각 FET(4)(5)에 게이트(G)단에 인가된다.The waveform signal is applied to the clock CK terminal of the D flip-flop 3, and the waveforms (c) and (d) shown in FIG. 3 are respectively output to the output terminal Q and the Q of the D flip-flop 3, respectively. It is output and applied to the gate (G) stage to each FET (4) (5).
이때 각 FET(4)(5) 파형 (c)(d)이 "하이"일 때만 "온"되고, "로우"일 때에는 "오프"되므로, 파형에 따라 FET(4)가 온되면 기준전압(Vref)이 그대로 7비트 A/D 변환기(7)의 각 비교기(IC127'~IC1')에 인가되고, FET(5)가 온되면 저항(R3")(R4")에 의해 분압된 기준전압()이 A/D 변환기의 각 비교기에 인가된다.At this time, each of the FET (4) (5) waveform (c) (d) is "on" only when "high", and "off" when "low". Therefore, if the FET 4 is turned on according to the waveform, the reference voltage ( Vref) is applied to the comparators IC127 'to IC1' of the 7-bit A / D converter 7 as it is, and when the FET 5 is turned on, the reference voltage divided by the resistors R3 " Is applied to each comparator of the A / D converter.
여기서의 관계가 성립하면 A/D 변환기의 각 비교기에 인가되는 기준전압은 매 수평 동기주기마다씩 바뀌어 간다.here If the relationship is established, the reference voltage applied to each comparator of A / D converter is It changes gradually.
즉, 기준전압(Vref)이 "256"이라면그러므로따라서 기준전압(Vref)이 256은 256[V]이라면 저항(R3")(R4")에 의해 기준전압(Vref)=256)[V]가 되므로 매 수평동기 주기마다 FET(4)에 의한 256[V]의 기준전압과 FET(5)에 의한 255[V]의 기준전압이 교대로 변화하므로 127개의 비교기(IC1'~IC127)는 기준전압이 256종류 255[V]를 분압한 기준전압을 갖는 128종류와 256[V]를 분압한 기준전압을 갖는 128종류)를 갖는 256개의 비교기 역할을 수행하게 되는 것이다.That is, if the reference voltage (Vref) is "256" therefore Therefore, if the reference voltage Vref is 256 [V], the reference voltage Vref is equal to 256 [V] by the resistors R3 " (R4 "). Since the reference voltage of [V] and the reference voltage of 255 [V] are alternately changed by the FET 5, 127 comparators (IC1 'to IC127) use a reference voltage obtained by dividing the reference voltage by 256 types of 255 [V]. And 128 comparators having 128 types and 128 types having a reference voltage divided by 256 [V].
따라서 A/D 변환기의 각 비교기 출력은 매 수평동기 주기마다씩 오프셋을 가지게되며, 상기의 효과는 비교기 127개의 디코우터(8)를 통해 7비트의 변환을 행하는 A/D 변환기의 분해능을 8비트의 변환기 분해능과 같도록 한다.Therefore, each comparator output of the A / D converter must be Each offset has an offset so that the resolution of the A / D converter performing 7-bit conversion through the 127 decoders 8 of the comparator is equal to the 8-bit converter resolution.
따라서 TV 신호용 A/D 변환기를 제작하는 경우 A/D 변환기의 분해능을 증가시키거나 같은 분해능으로 1비트 적은 A/D 변환기를 사용하고, 또한 비교기의 분해능 감소없이 비교기의 수를 줄여 원가절감에 기여하도록 한다.Therefore, when manufacturing A / D converters for TV signals, increase the resolution of the A / D converters or use an A / D converter with one bit less with the same resolution, and also contribute to cost reduction by reducing the number of comparators without reducing the comparator's resolution. Do it.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860009997U KR900001445Y1 (en) | 1986-07-11 | 1986-07-11 | A/d convertor for tv signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860009997U KR900001445Y1 (en) | 1986-07-11 | 1986-07-11 | A/d convertor for tv signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880003556U KR880003556U (en) | 1988-04-14 |
| KR900001445Y1 true KR900001445Y1 (en) | 1990-02-26 |
Family
ID=19253608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860009997U KR900001445Y1 (en) | 1986-07-11 | 1986-07-11 | A/d convertor for tv signal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900001445Y1 (en) |
-
1986
- 1986-07-11 KR KR2019860009997U patent/KR900001445Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880003556U (en) | 1988-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542371A (en) | Method of converting a digital signal into an analog signal and a converter therefor | |
| US4692738A (en) | Analog signal processing apparatus | |
| KR900001445Y1 (en) | A/d convertor for tv signal | |
| JPS6159913A (en) | Ad converting circuit | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| JP3143117B2 (en) | Signal processing device | |
| EP0286796A3 (en) | Ad converter of the parallel comparison type with error suppression | |
| JPS5825717A (en) | Analog-digital converter | |
| JPH0241028A (en) | Analog/digital conversion circuit | |
| JPS5919490B2 (en) | Analog-to-digital converter | |
| JP3684655B2 (en) | Digital signal processor | |
| KR950007402Y1 (en) | Resolution improving circuit of a/d converter | |
| KR900008036Y1 (en) | Data acquisistive circuit of multi-chamel | |
| KR900001070B1 (en) | Propagation-type a/d converter | |
| KR20020037720A (en) | Distortion compensation technique for flash-type analog-to-digital converters | |
| JPH01158878A (en) | Picture reader | |
| JPH04107972U (en) | A/D conversion circuit | |
| JPS63138734U (en) | ||
| SU1441480A1 (en) | Multichannel digitizer of angular position of sine-cosine transmitter | |
| JPS63111727A (en) | Analog-digital converter | |
| JP3254897B2 (en) | A / D converter | |
| RU2005329C1 (en) | Analyzer of logic signals | |
| JPH09261057A (en) | A/d converter | |
| JPH0313009A (en) | Analog digital converter | |
| Tadauchi et al. | High‐speed and high‐accuracy CMOS LSI for document image signal processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19971229 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |