KR900001247B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR900001247B1
KR900001247B1 KR1019860001469A KR860001469A KR900001247B1 KR 900001247 B1 KR900001247 B1 KR 900001247B1 KR 1019860001469 A KR1019860001469 A KR 1019860001469A KR 860001469 A KR860001469 A KR 860001469A KR 900001247 B1 KR900001247 B1 KR 900001247B1
Authority
KR
South Korea
Prior art keywords
film
silicon
metal
semiconductor device
silicide
Prior art date
Application number
KR1019860001469A
Other languages
Korean (ko)
Other versions
KR870003565A (en
Inventor
모도 다쯔 오 오까
고우 이다 오 오
Original Assignee
미쓰비시 뎅기 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60201009A external-priority patent/JPH0715990B2/en
Application filed by 미쓰비시 뎅기 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅기 가부시끼가이샤
Publication of KR870003565A publication Critical patent/KR870003565A/en
Application granted granted Critical
Publication of KR900001247B1 publication Critical patent/KR900001247B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Abstract

내용 없음.No content.

Description

반도체 장치Semiconductor devices

제1도는 본 발명의 일 실시예에 의한 반도체 장치의 구조를 나타낸 단면도.1 is a cross-sectional view showing the structure of a semiconductor device according to one embodiment of the present invention.

제2도는 종래의 반도체 장치의 단면도.2 is a cross-sectional view of a conventional semiconductor device.

제3도는 금속막과 실리콘 기판 계면에 실리콘 석출의 상태를 나타낸 도면.3 is a diagram showing a state of silicon deposition at the metal film and silicon substrate interface.

제4도는 소자의 미세화에 따르는 회로패턴의 에스팩트 비의 증가를 나타낸 도면.4 is a diagram showing an increase in the aspect ratio of a circuit pattern with miniaturization of an element.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 실리콘 기판 2 : 불순물 확산층1: silicon substrate 2: impurity diffusion layer

3 : 산화막 4 : BPSG막3: oxide film 4: BPSG film

5 : 배리어 메탈막 6 : 금속막5 barrier metal film 6 metal film

7 : 컨택트공 8 : PSG막7: contact ball 8: PSG film

9 : 석출 실리콘9: precipitated silicon

본 발명은 반도체 장치의 구조에 관계되고 특히 대규모 집적회로(VLSI) 장치에 있어서 절연막에 BPSG막을 사용하였을 때의 금속전극의 구조에 관한 것이다. 제2도는 절연막에 실리콘의 열 산화막과 인(P)을 포함하는 실리콘 산화막(PSG)을 배선용 금속막으로서 실리콘을 함유하는 알루미늄을 사용한 종래의 금속전극 배선 구조의 단면도를 나타내고 이하 이것을 사용해서 종래의 방법을 설명한다.The present invention relates to the structure of a semiconductor device, and more particularly to the structure of a metal electrode when a BPSG film is used for an insulating film in a large scale integrated circuit (VLSI) device. 2 shows a cross-sectional view of a conventional metal electrode wiring structure using aluminum containing silicon as a metal film for wiring using a silicon oxide film (PSG) containing silicon thermal oxide film and phosphorus (P) as an insulating film. Explain how.

우선 도면에 나타낸 바와 같이 실리콘 기판(1)의 주면(主面)위에 실리콘 산화막(3) 및 PSG막(8)을 형성한 후 사진제판, 에칭(etching)법에 의해서 선택적으로 콘택트공(7)을 형성한다.First, as shown in the drawing, the silicon oxide film 3 and the PSG film 8 are formed on the main surface of the silicon substrate 1, and then contact holes 7 are selectively formed by photolithography and etching. To form.

계속해서 이온 주입법, 열 확산법을 사용하여 실리콘 기판의 표면 부근에 불순물층(2)을 형성한다. 최후로 스패터(spatter)법, CVD법 등을 사용하여 실리콘을 함유하는 알루미늄 합금막(6)을 형성하고 열처리 하여서 이 합금막(6)의 신터를 행한다.Subsequently, the impurity layer 2 is formed in the vicinity of the surface of the silicon substrate by ion implantation or thermal diffusion. Finally, an aluminum alloy film 6 containing silicon is formed by a spatter method, a CVD method, or the like, and subjected to heat treatment to sinter the alloy film 6.

절역막에 PSG막이 사용되는 종래의 반도체 장치에서는 제4도에 표시한 바와같이 소자의 미세화에 따르는 회로패턴의 애스팩트(aspect)비 [패터닝 피치(patterning pitch)에 대한 막 두께의 비]가 증가함에 따라서 양호한 평탄화를 하기 위해서 열처리 온도를 올리든가 인의 함유량을 늘릴 필요가 생기나 전자는 소자내의 불순물 분포에 영향을 주고 후자는 내습성을 열화시킨다고 하는 문제가 있다. 이 때문에 종래의 열처리 온도에 있어서 보다 점성이 낮은 BPSG가 다음 재료로서 주목되어 왔으나 BPSG를 절연막에 사용하여 제2도에 표시한 바와같은 종래의 구조를 취하면 도면 3에 표시한 바와같은 BPSG중의 보론(boron)이 컨택트공 밑부의 실리콘 기판 표면 부근 또는 실리콘을 함유하는 알루미늄 합금막(6)중에 확산하고 알루미늄 중의 실리콘의 움직임을 조장하기 때문에 열처리 후 실리콘 기판과 전극의 계면에 다량의 실리콘(9)이 고상(固相) 에픽택셜(epitaxial) 성장에 의해 석출하고 접촉저항이 1~2자리 정도 커진다는 문제가 있었다.In the conventional semiconductor device in which the PSG film is used as the switching film, as shown in FIG. 4, the aspect ratio [ratio of film thickness to patterning pitch] of the circuit pattern increases as the device becomes smaller. As a result, it is necessary to raise the heat treatment temperature or increase the phosphorus content in order to achieve good planarization, but the former has a problem of affecting the distribution of impurities in the device and the latter deteriorating moisture resistance. For this reason, BPSG having a lower viscosity at the conventional heat treatment temperature has been attracting attention as the next material, but using a conventional structure as shown in FIG. 2 using BPSG as an insulating film, boron in BPSG as shown in FIG. Since boron diffuses near the surface of the silicon substrate under the contact hole or in the aluminum alloy film 6 containing silicon and promotes the movement of silicon in the aluminum, a large amount of silicon 9 is formed at the interface between the silicon substrate and the electrode after heat treatment. There existed a problem that it precipitated by this epitaxial epitaxial growth and a contact resistance became large about 1 to 2 digits.

본 발명은 상기와 같은 문제점을 해결하기 위해 된 것으로 대규모 집적회로에 있어서 회로패턴의 양호한 평탄화를 실시함과 동시에 낮은 저항이 뛰어난 오우믹(ohmic)접합을 얻는 것을 목적으로 한다. 본 발명에 관계되는 반도체 장치의 구조는 제2의 절연막으로서 특히 BPSG막을 사용한 소자에 있어서 배리어메탈(barrier metal)로 하여 제1의 금속막을 형성한 후 실리콘을 포함하는 알루미늄을 제2의 배선용 금속막으로서 사용함에 따르고 실리콘 기판과 전극간 계면에의 실리콘 석출을 막도록 한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to achieve good ohmic junctions with excellent low resistance while at the same time flattening circuit patterns in large-scale integrated circuits. The structure of the semiconductor device according to the present invention is formed as a barrier metal in a device using a BPSG film as a second insulating film, and after forming a first metal film, aluminum containing silicon as a second wiring metal film. In accordance with the use thereof, the deposition of silicon at the interface between the silicon substrate and the electrode is prevented.

본 발명에 있어서 BPSG막은 에스팩트 비가 큰 회로패턴상의 요철을 평탄화 하는데 유효하고 또한 이때 제1의 금속막은 BPSG막 중의 보론의 제2의 금속막 중으로의 확산을 억제하고 또 제2의 금속막과 실리콘 기판과의 사이에 제1의 금속막을 끼우는 것에 따르고, 제2의 금속막중의 실리콘이 컨택트공 밑부의 실리콘 기판 표면에 선택적으로 고상 에피택셜 성장하는 현상을 방지한다. 이하 본 발명의 일 실시예를 도면에 의하여 설명한다.In the present invention, the BPSG film is effective for flattening the unevenness on the circuit pattern having a large aspect ratio, and at this time, the first metal film suppresses the diffusion of boron into the second metal film in the BPSG film, and the second metal film and silicon By sandwiching the first metal film with the substrate, the phenomenon in which silicon in the second metal film is selectively epitaxially grown on the surface of the silicon substrate under the contact hole is prevented. Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

제1도는 본 발명의 일 실시예에 의한 반도체 장치의 단면도를 나타낸다. 먼저 도면에 나타낸 바와같이 실리콘 기관(1)의 주면 위에 실리콘 산화막 약 1000A(3)를 열산화에 의해서 형성하고 그 상부에 인 5~10%와 보론2~5%를 포함하는 실리콘 산화막 BPSG(4)를 형성한 후 사진제판, 에칭법에 의해 선택적으로 컨택트공(7)을 형성한다. 다음에 이온주입법 또는 열 확산법을 사용하여 실리콘 기판의 표면 부근에 불순물 확산층(2)을 형성한다.1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention. First, as shown in the figure, a silicon oxide film about 1000A (3) is formed on the main surface of the silicon engine 1 by thermal oxidation, and a silicon oxide film BPSG (5 to 10% and boron 2 to 5%) is formed thereon. ) And then contact holes 7 are selectively formed by photolithography and etching. Next, an impurity diffusion layer 2 is formed in the vicinity of the surface of the silicon substrate by ion implantation or thermal diffusion.

계속해서 제1의 금속막(5)으로서 티탄-텅스텐 합금, 텅스텐, 티탄 질화물, 탄탈 질화물 몰리브덴 실리사이드, 텅스텐 실리사이드, 티탄 실리사이드, 탄탈 실리사이드 Poly-Si막 중 어느 것인가를 스패터법, CVD법 등을 사용하여 형성한다. 이들의 금속은 실리콘 기판과의 접합면에 있어서 어로이 스파크(alloy spike)현상을 일으키지 않고 낮은 저항의 오우믹 접합을 얻을 수 있는 것, 또 알루미늄과 실리콘 사이가 양호한 확산 배리어로 되는 물질로서 선택된다.Subsequently, as the first metal film 5, any one of a titanium-tungsten alloy, tungsten, titanium nitride, tantalum nitride molybdenum silicide, tungsten silicide, titanium silicide, and tantalum silicide Poly-Si film is used by the sputtering method, the CVD method, or the like. To form. These metals are selected as materials capable of obtaining a low resistance ohmic bond without causing an alloy spike phenomenon on the bonding surface with the silicon substrate, and being a good diffusion barrier between aluminum and silicon.

최후로 제2의 금속막(6)으로서 실리콘을 포함하는 알루미늄, 알루미늄·실리콘·동합금 및 알루미늄 단체의 막을 스패터법·CVD법등을 사용하여 형성하고 열처리를 하여 금속막의 신터를 한다. 대규모 집적회로에 있어서 패턴면위의 평탄화를 겸한 절연막으로서 BPSG막을 사용할 경우 제1도에 나타내는 구조를 취함에 따라 BPSG중의 보론이 실리콘을 함유하는 알루미늄에 의해서 형성된 제2의 금속막 중으로서의 확산을 방지하고 또한 실리콘 기판과 금속 전극 계면으로의 실리콘의 고층 에피택셜 성장에 기인한 석출을 막는 것이 가능하고 구체적으로는 1×1μ㎡형상의 컨택트공인 경우라도 10Ω이하의 오우믹 접합을 얻을 수 있다. 또한 이 구조에 따라 제2의 금속막에 알루미늄의 단체를 사용하는 것도 가능하게 되고 이 경우 제1의 합금막은 실리콘과 알루미늄의 어로이·스파이크 현상을 방지하는 작용을 한다.Finally, as the second metal film 6, a film of aluminum, aluminum, silicon, copper alloy, and aluminum alone containing silicon is formed using a spatter method, a CVD method, or the like, and subjected to heat treatment to sinter the metal film. In the case of a large-scale integrated circuit, when the BPSG film is used as the insulating film that has the planarization on the pattern surface, the structure shown in FIG. 1 is taken to prevent diffusion of the boron in the BPSG into the second metal film formed of aluminum containing silicon. In addition, it is possible to prevent precipitation due to high epitaxial growth of silicon at the interface between the silicon substrate and the metal electrode. Specifically, even in the case of a 1 × 1 μm-type contact hole, an ohmic bond of 10 dB or less can be obtained. In addition, according to this structure, it is also possible to use a single piece of aluminum for the second metal film, and in this case, the first alloy film serves to prevent the aero-spike phenomenon of silicon and aluminum.

이상과 같이 본 발명에 의하면 BPSG 절연막과 배리어 메탈을 조합시킴에 따라서 대규모 집적 회로에 있어서 회로패턴의 미세화에도 불구하고 회로면의 평탄화를 실시하면서 우수한 오우믹 컨택트를 얻을 수 있는 효과가 있다.As described above, according to the present invention, by combining the BPSG insulating film and the barrier metal, an excellent ohmic contact can be obtained while planarizing the circuit surface despite the miniaturization of the circuit pattern in a large-scale integrated circuit.

Claims (2)

실리콘 기판위에 실리콘 산화막 및 보론(B)과 인(P)을 함유하는 실리콘 산화막(BPSG)을 절연막으로 배치하고 상기 절연막의 상부에 제1, 제2의 금속막을 배치하고 이 절연막에 선택적으로 형성된 컨택트공을 통해서 제1, 제2의 금속막과 실리콘 기판 표면에 형성된 불순물 확산층이 전기적으로 접촉되어 있는 것을 특징으로 하는 반도체 장치.A silicon oxide film and a silicon oxide film (BPSG) containing boron (B) and phosphorus (P) are disposed as an insulating film on the silicon substrate, and first and second metal films are disposed on the insulating film, and a contact formed selectively on the insulating film. A semiconductor device, wherein the impurity diffusion layer formed on the surface of the first and second metal films and the silicon substrate is in electrical contact with each other through a ball. 제1항에 있어서 제1의 금속막으로서 티탄과 텅스텐의 합금(TiW) 또는 텅스텐(W), 티탄 질화막(TiN), 탄탈 질화막(TaN), 몰리브덴 실리사이드(MoSi2), 텅스텐 실리사이드(WSi2), 티탄 실리사이드(TiSi2), 탄탈 실리사이드(TaSi2), 폴리 실리콘(Poly-Si)중 어느 것인가를 사용하고 제2의 금속막으로서 알루미늄(Al)을 주성분으로 하는 금속을 사용하는 것을 특징으로 하는 반도체 장치.The alloy of titanium and tungsten (TiW) or tungsten (W), titanium nitride film (TiN), tantalum nitride film (TaN), molybdenum silicide (MoSi 2 ) and tungsten silicide (WSi 2 ) according to claim 1 as a first metal film. , Titanium silicide (TiSi 2 ), tantalum silicide (TaSi 2 ), or polysilicon (Poly-Si) is used, and a metal containing aluminum (Al) as a main component is used as the second metal film. Semiconductor device.
KR1019860001469A 1985-09-11 1986-03-03 Semiconductor device KR900001247B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60-201009 1985-09-11
JP60201009A JPH0715990B2 (en) 1985-09-11 1985-09-11 Semiconductor device
JP201009 1985-09-11

Publications (2)

Publication Number Publication Date
KR870003565A KR870003565A (en) 1987-04-18
KR900001247B1 true KR900001247B1 (en) 1990-03-05

Family

ID=16433979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860001469A KR900001247B1 (en) 1985-09-11 1986-03-03 Semiconductor device

Country Status (1)

Country Link
KR (1) KR900001247B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463597B1 (en) * 1997-09-29 2005-02-28 주식회사 하이닉스반도체 method for manufacturing of semiconductor device
KR100448714B1 (en) * 2002-04-24 2004-09-13 삼성전자주식회사 Insulating layer in Semiconductor Device with Multi-nanolaminate Structure of SiNx and BN and Method for Forming the Same

Also Published As

Publication number Publication date
KR870003565A (en) 1987-04-18

Similar Documents

Publication Publication Date Title
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
CA1111570A (en) Tantalum semiconductor contacts and method for fabricating same
KR890004463B1 (en) Semiconductor device having metal pole distribution line
US6028359A (en) Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture therefor
US5466638A (en) Method of manufacturing a metal interconnect with high resistance to electromigration
US4562640A (en) Method of manufacturing stable, low resistance contacts in integrated semiconductor circuits
EP0506426A1 (en) Integrated circuit metallization with zero contact enclosure requirements and method of making the same
US5278099A (en) Method for manufacturing a semiconductor device having wiring electrodes
US4948747A (en) Method of making an integrated circuit resistor
US4903117A (en) Semiconductor device
US5633196A (en) Method of forming a barrier and landing pad structure in an integrated circuit
US5185285A (en) Method of producing polycrystalline silicon resistor
KR900001247B1 (en) Semiconductor device
US5068710A (en) Semiconductor device with multilayer base contact
EP0209654A2 (en) Semiconductor device having wiring electrodes
US6159846A (en) Method of metallization in semiconductor devices
US5858868A (en) Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact
KR970005684B1 (en) Wiring method in semiconductor manufacturing
EP0120918B1 (en) An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof
JPH0283978A (en) Semiconductor device
KR950001758B1 (en) Semiconductor device
JPH0682829B2 (en) Method for manufacturing semiconductor device
KR100451497B1 (en) Wiring Formation Method of Semiconductor Device
JPH0558564B2 (en)
JPH05198790A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050225

Year of fee payment: 16

EXPY Expiration of term