KR900000766B1 - 엔코더 출력이 잡음제거형 동기 수신장치 - Google Patents

Abstract

내용 없음.

Description

엔코더 출력이 잡음제거형 동기 수신장치

제1도는 일반적인 전동기 제어회로의 블록도.

제2도는 본 발명에 따른 엔코더 출력의 잡음제거형 동기 수신장치의 구성도.

제3도는 제2도에 도시된 잡음제거형 동기 수신장치의 상세 회로도.

제4a,b도는 엔코더 출력에서 발생되는 펄스신호를 설명하기 위한 파형도.

제5도는 제3도의 논리1과 논리2의 특성도.

제6a,b도는 제2도 및 제3도에서 발생되는 정펄스 및 역펄스의 파형도이다.

*도면의 주요부분에 대한 부호의 설명

1 : 입력부 2 : 속도제어부

3 : 전동기구동부 4 : 동기부

5 : 잡음제거부 6 : 신호변환부

7 : 잡음제거처리부 8 : 잡음제거형 동기 수신장치

CK : 기준클럭 FF₁, FF₂, FF₃, FF₄:플립플롭

본 발명은 전동기 엔코더 출력의 잡음을 제거하기 위한 것으로서, 특히 엔코더 출력의 잡음제거용 동기 수신장치에 관한 것이다.

종래 기술에 의한 일반적인 전동기 제어회로는 제1도에 나타낸 바와 같이 인버터 또는 전력증폭기에서 발생된 속도지령을 속도 제어부를 통해 전동기 구동부에 의하여 전동기에서 발생된 엔코더 출력이 회전 위치 및 속도를 감지하는 단순한 플립플롭을 이용한 동기 방법등이 사용되어 왔다. 따라서 신호의 단순한 전달만으로 전동기에서 발생된 엔코더 출력은 항상 많은 잡음상태로 감지되어 전동기의 정확한 위치 및 속도를 제어할 수 없는 결점이 있었다.

본 발명의 목적은 상술한 종래의 결점을 해소하기 위하여 디지틀 방식의 필터회로를 이용하여 엔코더, 출력의 잡음을 제거하고, 여기서 발생된 정펄스 및 역펄스로 카운터를 구동하여 잡음이 제거된 상태로 전동기의 위치 및 속도를 제어하도록 엔코더 출력의 잡음제거형 동기 수신장치를 제공하기 위한 것이다.

이하 본 발명의 구성 및 작용효과를 예시도면에 의거하여 상세히 설명한다.

제2도는 본 발명에 다른 엔코더 출력의 잡음제거형 동기 수신장치의 구성도이다. 제2도에서 인버터 또는 전력증폭기에서 출력된 신호가 전동기의 위치 및 속도제어를 위하여 전동기에서 발생된 엔코더 출력을 궤환함에 있어서 이 엔코더 출력신호는 기준클럭에 동기 시키도록 된 동기부(4)와, 이 동기 출력과 엔코더 출력을 이용하여 잡음이 제거된 형태의 동기된 신호로 변환시켜주는 잡음제거부(5)로 구성되는 잡음제거처리부(7)와 정펄스 및 역펄스로 신호를 변환하여 주는 신호변환부(6)로 구성된다.

제3도는 제2도에 도시된 잡음제거형 동기 수신장치의 상세회로도이다. 전동기에서 발생된 엔코더 출력(S₁,S₂)은 90˚위상차를 갖는 2개의 신호로 이루어진다. 이 신호들은 전동기의 정회전시 제4a도에 나타낸 바와 같이 S₁, S₂에 대하여 90˚앞서게되고, 역회전시에는 제4b도에 나타낸 바와 같이 S₁이 S₂에 대하여 90˚뒤지게 된다. 이와같은 신호진행을 디지틀 수치로 나타내면 보다 확실하게 나타내어 질 것이다. 전동기가 정회전을 할 경우(S₁,S₂) 두 개의 신호조합은(1,1)에서 (0,1), (0,0), (1,0)을 거쳐 다시 (1,1)로 되돌아 오는 과정을 되풀이하고, 역회전을 할 경우에는 (1,0)에서 (0,0), (0,1), (1,1)을 거쳐 다시 (1,0)으로 되돌아 오는 과정을 되풀이 하게 된다.

제3도의 기준크럭신호는 제1도 속도제어부(2)에서 사용하는 마이크로프로세서 부분의 시스템 클럭을 사용한다. 제3도의 논리1은 a,b,c를 입력으로하고 d를 출력으로 하는 논리회로로서 그 기능은 제5도의 논리1표에 나열하였다. 제3도의 잡음제거처리부(7)는 S₁입력에 대하여 잡음이 제거된 출력 Q₄를 각각 동일한 회로를 통하여 만들어 낸다. 제7도는 잡음을 제거하는 원리를 설명하기 위한 파형도이다. S₁에 제7도와 같이 잡음이 발생하였을때에 T₁의 구간에서는 논리 1의 입력 S₁(a),Q₁(b),Q₃(c)가 1, 0, 0의 조합을 가지므로 출력 D₃(d)는 0을 유지하고 T₁에서 T₂로 넘어가는 클럭의 라이징에지(rising edge)에서 Q₁은 1로되며 Q₃은 0을 유지한다. T₂구간에서는 논리 ＂1＂의 입력이 1, 1, 0의 조합으로 되어 출력 D₃은 ＂1＂이 되지만 잡음의 성격상 긴 시간을 유지하지 않으므로 T₂구간을 지나 잡음이 없어지면 바로 D₃은 다시 ＂0＂으로 된다.

그러므로 그 다음 클럭의 라이징에지에서 Q₁은 다시 ＂0＂으로 되고, Q₃은 여전히 ＂0＂을 유지한다. 이 원리에 의하여 엔코더 출력신호 S₁에 잡음이 섞이더라도 잡음제거처리부(7)을 거치면서 출력 Q₃에서 그 잡음은 없어지게 된다. 같은 원리에 의하여 S₂에 잡음이 섞이더라도 Q₄에서 그 잡음은 없어지게 된다. 결과적으로 제3도의 Q₃과 Q₄는 s₁과 S₂의 잡음이 제거된 신호이다. 이 Q₃과 Q₄신호는 제3도의 신호변환부(6)으로 전달된다. 제3도 FF₃의 출력 Q₅, Q₆은 Q₃, Q₄의 각각 한 펄스씩 지연된 신호가 된다. 제8도는 신호변환부(6)를 설명하기 위한 파형도이다. 전동기가 정회전을 할 때 잡음제거처리부(7)를 거친 신호 Q₃과 Q₄는 클럭의 한 주기씩 지연되어 Q₅, Q₆으로 전달된다. 이 4개의 신호는 논리 2의 입력이 되고 제5도 논리 2의 입출력관계에 따라 논리 2의 출력 D₇(i),D₈(j)는 제8도와 같이 나타난다. 이 두 신호는 플립플롭 FF₄를 거쳐 정펄스와 역펄스 신호로 출력된다.

제8도에서 설명된 바와 같이 전동기가 정회전을 할 때에 역펄스 출력은 ＂1＂상태를 유지하고 정펄스 출력은 S₁또는 S₁의 에지마다 한번씩 펄스를 발생한다. 역회전시에도 같은 원리에 따라 역펄스 출력에서 펄스가 발생되고 정펄스 출력은 ＂1＂ 상태를 유지한다. 제6도는 이러한 최종출력의 파형도이다.

이상 설명한 바와 같이 본 발명의 엔코더 출력의 잡음제거형 동기 수신장치는 인버터 또는 전력증폭기에서 출력된 속도 지령에 의하여 전동기를 구동함에 있어서 정확한 위치 및 속도제어를 상기한 펄스신호로 카운터를 구동하여 정확한 위치 및 속도를 제어할 수 있는 장점뿐만 아니라 고도의 정밀도로 제어할 수 있는 효과를 가진다.

Claims (1)

1. 잡음제거형 동기 수신장치에 있어서, 전동기에서 발생된 엔코더 출력을 기준클럭에 동기 시키도록 된 동기부(4)와, 이 동기 출력과 엔코더 출력을 이용하여 잡음이 제거된 형태의 동기된 신호로 변환시켜주는 잡음제거부(5)로 구성되는 잡음제거처리부(7)와 정펄스 및 역펄스로 신호를 변환하여 주는 신호변환부(6)로 구성된 것을 특징으로 하는 엔코더 출력의 잡음제거형 동기 수신장치.

Images