KR890009428Y1 - Automatic control system of fm receiver - Google Patents
Automatic control system of fm receiver Download PDFInfo
- Publication number
- KR890009428Y1 KR890009428Y1 KR2019860021527U KR860021527U KR890009428Y1 KR 890009428 Y1 KR890009428 Y1 KR 890009428Y1 KR 2019860021527 U KR2019860021527 U KR 2019860021527U KR 860021527 U KR860021527 U KR 860021527U KR 890009428 Y1 KR890009428 Y1 KR 890009428Y1
- Authority
- KR
- South Korea
- Prior art keywords
- operational amplifier
- demodulator
- electric field
- receiver
- inverting input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
- H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
- H04H20/47—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
- H04H20/48—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems for FM stereophonic broadcast systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제 2a 도, 제 2b 도는 본 고안의 전계 강도에 따른 각부 전압 특성도.2a and 2b is a voltage characteristic diagram of each part according to the electric field strength of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 안테나 2 : 튜너1: antenna 2: tuner
4 : 스테레오 신호 복조기 5,6 : 연산 증폭기4: stereo signal demodulator 5,6: operational amplifier
본 고안은 FM 수신기에 있어서, 약전계 지역내에서 스테레오 방송 수신시 발생하는 잡음을 줄일 수 있도록 전계의 세기에 따라 자동적으로 좌(L)채널 신호와 우(R)채널 신호의 혼합되는 량을 조정하는 장치에 관한 것으로서, 특히 전계의 세기가 소정 레벨 이상이 되면 혼합량을 자동으로 오프시키고 약전계 일수록 혼합량을 크게 하되 스테레오 방송의 수신이 불가능한 약전계에서는 강제로 모노 수신 모드로 전환시키도록 하는 FM 수신기의 좌. 우 채널 혼합량 자동 조절장치 구성에 관한 것이다.In the present invention, the FM receiver automatically adjusts the mixing amount of the left (L) and right (R) channel signals according to the electric field strength so as to reduce noise generated when receiving stereo broadcasts in the weak field. In particular, when the strength of the electric field is above a predetermined level, the FM receiver automatically turns off the mixing amount and increases the mixing amount for the weak electric field, but forcibly switches to the mono reception mode in the weak electric field where stereo broadcasting cannot be received. Left. The right channel mixing amount automatic control device configuration.
종래의 FM 수신기는 좌. 우 채널 신호 혼합량 조절 스위치를 별도로 설치하여 청취자의 판단에 따라 역전계지역내에서의 스테레오 방송 수신시에는 일일히 수동 조작을 하여 혼합량 조절 스위치를 온 시키고 강전계지역내에서는 이를 또 오프시켜야 되므로 매우 불편할 뿐 아니라 혼합되는 량을 조절할 수 없기 때문에 약전계 지역이라도 이를 또 오프시켜야 되므로 매우 불편할 뿐 아니라 혼합되는 량을 조절할 수 없기 때문에 약전계 지역이라도 약간의 혼합이 필요한 경우에 이를 조정할 수 없어 항상 불편하고 최적의 청취상태로 FM 수신기를 조정할 수 없었던 문제점이 있었다.Conventional FM receiver left. It is very inconvenient to install the right channel signal mixing control switch separately and turn on the mixing control switch by manual operation when receiving stereo broadcasting in the reverse electric field area according to the judgment of the listener. In addition, since the amount of mixing cannot be adjusted, it is very inconvenient to turn it off even in the weak field, and because it is impossible to control the amount of mixing, it is always inconvenient and optimal because it cannot be adjusted even when a little mixing is required. There was a problem in that the FM receiver could not be tuned to the listening condition.
본 고안은 이와 같은 문제점을 해결하기 위하여 FM 수신기에 입력되 전계세기에 따라 자동적으로 좌. 우 채널 신호의 혼합이 조정되게 하므로써 기기 사용에 편리를 도모하고, 항상 최적의 청취상태로의 조정이 가능토록하며, 스테레오 방송의 정취가 불가능한 약전계 지역내에서는 강제로 모노 수신 동작시켜 사용자에게 스위치 조작에 따른 불편을 주지 않도록한 것이다.The present invention is automatically input according to the field strength input to the FM receiver to solve this problem. By adjusting the mixing of the right channel signal, it is convenient to use the device, and it is possible to adjust to the optimal listening state at all times, and the mono reception operation is forcibly switched on in the weak electric field where stereo broadcasting is not possible. It is to avoid inconvenience caused by the operation.
본 고안의 구성은 제 1 도에 도시된 바와 같이 안테나(1)와 튜너(2), 중간주파수 증폭 및 복조기(2), 스테레오 신호 복조기(4)로된 FM 수신기에 있어, 중간 주파수 증폭 및 복조기(3)의 전계에 비례하는 직류출력단자(T1)는 에미터 접지된 발광다이오드(LED1) 구동용 트랜지스터(TR1) 베이스와 연산증폭기(5)의 비반전 입력(+)에 공통 접속하되 트랜지스터(TR1)의 콜랙터는 스테레오 복조기(4) 의 제어단자(CT2)에 연결하고, 연산 증폭기(5)의 출력은 반전 입력(-)에 연결함과 동시에 비반전입력(+)이 접지된 연산 증폭기(6)의 반전 입력(-)에 연결하며, 연산증폭기(6)의 출력은 저항(R5)을 통해 드레인-소오스가 좌.우 채널신호(Lch, Rch)에 연결된 전계효과 트랜지스터(TR1)의 게이트에 연결함과 동시에 저항(R6)을 통해 전원(V(+))에 연결하여서된 것이다.The construction of the present invention is an intermediate frequency amplification and demodulator in an FM receiver comprising an antenna 1, a tuner 2, an intermediate frequency amplification and demodulator 2, and a stereo signal demodulator 4, as shown in FIG. The DC output terminal T 1 proportional to the electric field of (3) is commonly connected to the emitter grounded LED (LED 1 ) driving transistor (TR 1 ) base and the non-inverting input (+) of the operational amplifier (5). However, the collector of transistor TR 1 is connected to the control terminal CT 2 of the stereo demodulator 4, and the output of the operational amplifier 5 is connected to the inverting input (-) and the non-inverting input (+) is The field effect is connected to the inverting input (-) of the grounded operational amplifier (6), and the output of the operational amplifier (6) has a drain-source connected to the left and right channel signals (Lch, Rch) through a resistor (R 5 ). It is connected to the gate of the transistor TR 1 and simultaneously to the power supply V (+) through the resistor R 6 .
미설명부호 R1,R2,R3,R4,R7,R8,R9은 저항, V(-)는 전원, C1는 콘덴서이다.Unmarked R 1 , R 2 , R 3 , R 4 , R 7 , R 8 , and R 9 are resistors, V (-) is the power supply, and C 1 is the capacitor.
본 고안은 작용효과는 제 1 도 및 제 2(a) 도, 제 2(b) 도에 도시된 바와 같이, 안테나(1)로 약전계로부터 시작하여 서서히 강전계의 신호가 입력된다고 가정하면 이는 제 2a 도와 같이 중간 주파수 증폭 및 복조기(3)의 출력단자(CT1)에서 출력되는 직류전압이 직선적으로 상승하게 된다.According to the present invention, as shown in FIGS. 1, 2 (a) and 2 (b), it is assumed that a signal of a strong electric field is gradually inputted from the weak electric field to the antenna 1. As shown in FIG. 2A, the DC voltage output from the output terminal CT 1 of the intermediate frequency amplification and demodulator 3 rises linearly.
이때 스테레오 방송 청취 가능한 최소한의 전계 이상이 되면, 트랜지스터(TR1)가 온되어 발광다이오드(LED1)가 점등된다.At this time, when the minimum electric field capable of listening to the stereo broadcast is reached, the transistor TR 1 is turned on and the light emitting diode LED 1 is turned on.
그러나, 스테레오 방송 청취 가능한 최소한의 전계 레벨 이하에서는 트랜지스터(TR1)가 오프되므로 트랜지스터(TR1)의 콜랙터 전위는 하이가 되고 이 하이 신호가 스테레오 신호 복조기(4)의 제어단자(CT1)에 인가되어 스테레오 신호 복조기(4)는 스테레오 분리를 하여 잡음을 증가시키지 않도록 강제 모도 작동하게 된다.However, since the transistor TR 1 is turned off below the minimum electric field level at which stereo broadcasting can be heard, the collector potential of the transistor TR 1 becomes high, and this high signal is the control terminal CT 1 of the stereo signal demodulator 4. When applied to the stereo signal demodulator 4, the forced signal operation is performed so that the stereo separation does not increase the noise.
즉, 스테레오 신호 복조기(4)는 제어단자(CT1)에 하이 신호가 인가되면 모노로 동작하고, 로우 신호가 인가되면 트랜지스터(TR2은 온)스테레오 분리를 하게 되는 것이다.That is, the stereo signal demodulator 4 operates in mono when a high signal is applied to the control terminal CT 1 , and performs a stereo separation of the transistor TR 2 when a low signal is applied.
그리고 제 2a 도와 같은 중간 주파수 증폭 및 복조기(3)의 출력단자(CT1)전압은 연산 증폭기(5)의 비반전입력(+)에 인가되어 그 출력에서는 제 2a 도와 같은 출력단자(CT1)의 전압이 출력되어 저항(R3,R4)으로 증폭도가 결정되게 연산증폭기(6)에 입력된다.In addition, the output terminal CT 1 of the intermediate frequency amplification and demodulator 3 such as the 2a diagram is applied to the non-inverting input (+) of the operational amplifier 5, and at its output, the output terminal CT 1 as the 2a diagram. Is inputted to the operational amplifier 6 so that the amplification degree is determined by the resistors R 3 and R 4 .
따라서 연산증폭기(6)의 출력은 전계가 강할수록 부극성의 전압이 커지게 되고 전계가 약할 수록 정극성이 전압이 커지게 된다. (제 2b 도)Therefore, the output of the operational amplifier 6, the stronger the electric field, the greater the negative voltage, and the weaker the electric field, the greater the positive voltage. (Figure 2b)
이 연산증폭기(6)의 출력은 저항(R5)을 통해 전계 효과 트랜지스터(FET1)의 게이트에 인가되므로 전계 효과 트랜지스터(FET1)의 게이트 전위는 전계의 세기에 따라 가변되어 진다.Since the output of the operational amplifier 6 is applied to the gate of the field effect transistor FET 1 through the resistor R 5 , the gate potential of the field effect transistor FET 1 is varied according to the strength of the electric field.
즉, 최소의 전계일때는 연산증폭기(6)의 출력은 V(+)볼트에 가까우므로 전계 효과 트랜지스터(FET1)의 게이트 전압은 V(+)XR5/(R5+R6)로서 정극성이 되고, 전개가 점차 증가하게 되면 연산증폭기(6)의 출력은 점차 부극성 쪽으로 하강(제 2a 도, 제 2b 도 참조)하게 되어 전계효과 트랜지스터(FET1)의 게이트 전압도 점차 정극성에 부극성이 된다.That is, at the minimum electric field, the output of the operational amplifier 6 is close to V (+) volt, so the gate voltage of the field effect transistor FET 1 is positive as V (+) XR 5 / (R 5 + R 6 ). When the polarity is increased and the development gradually increases, the output of the operational amplifier 6 gradually decreases toward the negative polarity (see FIGS. 2A and 2B), so that the gate voltage of the field effect transistor FET 1 gradually increases to the positive polarity. It becomes negative.
따라서 연산증폭기(6)의 출력이 최저 부극성 전압이 되는 소정 레벨이상의 전계(Vi2)가 되면 연산증폭기(6)의 출력은 더이상 부극성이 커지지 않게 된다.Therefore, when the output of the operational amplifier 6 becomes an electric field Vi 2 of a predetermined level or more that becomes the lowest negative voltage, the output of the operational amplifier 6 no longer becomes large in polarity.
다시 말하자면 제 2a 도에서와 같이 전계에 비례하여 중간 주파수 증폭 및 복조기(3)의 출력단자(CT1)의 전압이 증가하는데 좌. 우 채널 신호의 혼합없이 스테레오의 청취가 가능한 소정전계(Vi1) 이상이 되면 이때부터는 본 고안의 회로가 동작할 필요가 없으므로 출력단자(CT1)의 출력이 계속 직선적으로 증가하다가 소정전계(Vi2)이상이 되면 포화되게 된다.In other words, as shown in FIG. 2A, the voltage of the output terminal CT 1 of the intermediate frequency amplification and demodulator 3 increases in proportion to the electric field. If the right electric field (Vi 1 ) is allowed to be heard without mixing of the right channel signal, since the circuit of the present invention does not need to operate from this time, the output of the output terminal (CT 1 ) continues to increase linearly and then to the predetermined electric field (Vi 1 ). 2 ) If it is over, it becomes saturated.
따라서 연산증폭기(6)의 출력도 소정전계(Vi2)이상이 입력되면 부극성으로 포화된다.Therefore, the output of the operational amplifier 6 also becomes saturated with a negative polarity when more than a predetermined electric field Vi 2 is input.
즉, 제 2b 도에서와 같이 전계효과 트랜지스터(FET1)는 소정전계(Vi1)이상의 전계가 입력되는 시점부터는 게이트에 임개전압(-Vg1)이 공급되어 전계효과 트랜지스터(FET1)는 오프되나 소정전계(Vi1)이하에서는 게이트 전압이 최고 V(+)×R5/(R5+R6)볼트로부터 -Vg1볼트까지 변하게 되므로 이에따라 드레인-소오스 간의 임피던스가 직선적으로 변화된다.That is, as shown in FIG. 2B, the field effect transistor FET 1 is supplied with the impulse voltage (-Vg 1 ) to the gate from the time when an electric field of more than the predetermined electric field Vi 1 is input, so that the field effect transistor FET 1 is turned off. However, below a predetermined electric field Vi 1 , the gate voltage changes from the highest V (+) × R 5 / (R 5 + R 6 ) volts to -Vg 1 volt, so that the impedance between the drain and the source changes linearly.
따라서 전개의 세기가 최소일때는 전계 효과 트랜지스터(FET1)가 온되어 좌. 우 채널신호(Lch, Rch)는 콘덴서(C1)와 저항(R9) 및 전개효과 트랜지스터(FET1)의 드레인-소오스간을 통해 많이 혼합되며 전계의 세기가 커질수록 드레인-소오스간의 임피던스가 증가하여 좌, 우 채널신호(Lch, Rch)는 적게 혼합된다.Therefore, when the development intensity is minimum, the field effect transistor FET 1 is turned on and left. The right channel signals Lch and Rch are mixed through the drain-source of the capacitor C 1 , the resistor R 9 , and the development effect transistor FET 1 , and the impedance between the drain and the source increases as the electric field strength increases. Increasingly, the left and right channel signals Lch and Rch are mixed less.
전계가 소정레벨(Vi1)이상이 되면 상술한 대로 전계 효과 트랜지스터(FET1)의 게이트에 임게 전압(-Vg1)이 걸려서 오프되므로, 좌. 우 채널 신호(Lch, Rch)는 전혀 혼합되지 않는 상태가 되는 것이다.When the electric field becomes above the predetermined level Vi 1 , the voltage (-Vg 1 ) is applied to the gate of the field effect transistor FET 1 and turned off as described above. The right channel signals Lch and Rch are not mixed at all.
이와 같이 본 고안에 의하면 FM 수신기에 입력되는 전계의 세기에 따라 자동적으로 좌.우 채널신호의 혼합량을 직선적으로 변화시키므로써 항상 최적의 청취상태로 FM 수신기가 자동 조정되어 지고, 스테레오 수신이 불가능한 약 전계에서는 강제 모노 동작을 수행하게 되어 FM 수신기 사용에 편리를 도모할 수 있게 된 것이다.As such, according to the present invention, the FM receiver is automatically adjusted to the optimal listening state by automatically changing the mixing amount of the left and right channel signals automatically according to the strength of the electric field input to the FM receiver. Forced mono operation is performed on the electric field, making it easier to use the FM receiver.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860021527U KR890009428Y1 (en) | 1986-12-29 | 1986-12-29 | Automatic control system of fm receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860021527U KR890009428Y1 (en) | 1986-12-29 | 1986-12-29 | Automatic control system of fm receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880014345U KR880014345U (en) | 1988-08-31 |
| KR890009428Y1 true KR890009428Y1 (en) | 1989-12-23 |
Family
ID=19258469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860021527U KR890009428Y1 (en) | 1986-12-29 | 1986-12-29 | Automatic control system of fm receiver |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890009428Y1 (en) |
-
1986
- 1986-12-29 KR KR2019860021527U patent/KR890009428Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880014345U (en) | 1988-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4147991A (en) | Automatic gain control apparatus | |
| KR890009428Y1 (en) | Automatic control system of fm receiver | |
| US4087641A (en) | Noise limiting circuit for FM stereo receiver | |
| JPS6341453B2 (en) | ||
| US3714579A (en) | Electronic volume and on/off circuits for remote control systems | |
| JPS6121881Y2 (en) | ||
| KR850002013Y1 (en) | Am muting circuit | |
| KR900006485Y1 (en) | Automatic band with transfer circuit for fm broad casting | |
| KR860002771Y1 (en) | Auto hi-blend control circuit | |
| KR890001044Y1 (en) | Am and fm muting circuit | |
| US4147986A (en) | AM-FM receiver | |
| KR960006215Y1 (en) | Circuit for controlling voice signal passing bandwidth of satellite broadcasting receiver | |
| JP2617506B2 (en) | Receiving sensitivity switching circuit | |
| KR880001941Y1 (en) | Automatic high frequency mode circuit | |
| KR900004877Y1 (en) | Automatic changing circuit for multi sound mode | |
| KR910009485Y1 (en) | Intermediate frequency shift width control circuit | |
| JPS6324669Y2 (en) | ||
| KR800002010Y1 (en) | Automatic hi-blend circuit | |
| KR890006230Y1 (en) | Mode converting circuit of television | |
| KR890002373Y1 (en) | Receiving antenna automatic selecting circuit of radio | |
| KR960016382B1 (en) | Satellite receiver | |
| KR920004339Y1 (en) | Circuit for driving am/fm tuner respectively | |
| KR900002683B1 (en) | The indicating and regulating arrangements of automatic recording level | |
| KR900003413Y1 (en) | Automatic selection circuit for transportation information broadcasting | |
| JPH0623109Y2 (en) | Video control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19941227 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |