KR890007612Y1 - 반도체 소자의 캐패시턴스 측정회로 - Google Patents

Abstract

내용 없음.

Description

반도체 소자의 캐패시턴스 측정회로

첨부한 도면은 본 고안에 따른 반도체 소자의 캐패시턴스 측정회로도이다.

* 도면의 주요부분에 대한 부호의 설명

Vosc : 신호전원 Vl -V3 : 직류전원

Re,Rc : 저항 C1, Cb : 콘덴서

VR1 : 가변저항 Dl : 다이오드

1 : 증폭부 2 : 피크검출부

3 : 반도체소자

본 고안은 반도체 소자의 캐피시턴스 측정회로에 관한 것으로. 특히 공통 베이스 트랜지스터 회로를 이용하여 반도체 소자의 캐패시턴스를 측정하게 한 반도체 소자의 캐패시턴스 측정회로에 관한 것이다.

종래에는 MOS전계효과 트랜지스터의 특성이나 쇼트키 다이오드의 장벽전위, 반도체 내의 불순물이나 라이프 타임(Life Time)을 측정하기 위해 임피던스 부릿지를 이용한 C-V플로터를 사용하였으나, 이는 고가의 장비로서 사용상에 제한이 많아 실용적인 면에서 여의치 못한 단점이 있었다.

본 고안는 공통 베이스 트랜지스터 회로를 이용하여 반도체 소자의 캐피시턴스 측정을 간편하고 정확하게 측정 할 수 있도록 안출한 것으로, 첨부한 도면에 의하여 이를 상세히 설명하면 다음과 같다.

첨부한 도면은 본 고안에 따른 회로도로서 이에 도시한 바와같이 전원(Vl)을 저항(RC)을 통해 트랜지스터(Q1)의 콜렉터에 접속함과 아울러 그 전원(Vl)을 가변저항(VR1)을 통해 그 트랜지스터(Q1)의 베이스,콘덴서(Cb)및 다이오드(Dl)에 접속하며, 그 트랜지스터(Q1)의 에미터를 저항(Re)을 통해 전원(V2)에 접속하여 공통 베이스 트랜지스터회로를 구성하고, 상기 트랜지스터(Q1)의 에미터에는 반도체소자(3)를 통해 신호전원(Vosc)및 직류전원(V3)을 접속하며, 상기 트랜지스터(Q1)의 콜렉터는 직류차단용 콘덴서(Cl)및증폭부(1)를 통해 피크검출부(2)에 접속하여 구성한 것으로, 상기 반도체소자(3)내의 C-및 R-는 반도체소자의 등가 캐패시턴스 및 등가저항을 나타낸 것이고, 상기 직류전원(V3)은 바이아스전압으로 인가하기 위한것이다.

이와갇이 구성한 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.

반도체는 어떤 형태로든 접합의 형태로 소자가 구성되어 있어 반도체 소자에 바이아스 전압을 인가하면 바이아스 전압의 변화에 따라 반도체 내의 캐리어가 접합부로 부터 멀어지거나 접합부에 가까와지게된다. 이 경우 캐리어가 접합부로부터 멀어지면 공간 전하 영역의 두께가 증가하게 되므로 캐패시턴스가 증가하게되고, 반대로 캐리어가 접합부에 가까와지게 되면 공간전하 영역의 두께가 감소하므로 캐패시턴스가 감소하게된다. 이와같이하여 캐패시턴스는 반도체 소자 양단의 바이어스 전원이 dV만큼 변화할 때 공간전하량이 dQ만큼 변화한다고 생각 할 수 있다.

즉, 캐패시턴스(C)는 공지된 바와같이로 되고 여기서 시간 dt동안에 전압이 dV만큼 변화하였다고 하면 이때 흐르는 변위전류로서 나타나게 되는 것이다.

따라서, 캐패시턴스 대 전압의 상관관계를 얻는 기본원리는 반도체소자(3) 양단에 바이아스전압인 직류전원(V3)과 신호전원(Vosc)을 중첩인가하여 그때 변위전류의 크기를 측정함으로써 얻어진다. 본 고안 공통베이스 트랜지스터 회로의 입력저항(Ri)은 공지된 공통베이스 트랜지스터와 마찬가지로 극히 적은 값이고,측정하고자 하는 반도체 소자의 누설전류 성분을 나타내는 병렬 저항(RT)의 영향을 무시할때 트랜지스터(Q1)의 콜렉터전압 Vo=jw CT.Rc.Vosc로 나타나게 된다(w는 Vosc의 각 주파수).

즉, 출력전압(Vo)은 측정하고자 하는 반도체 소자(3)의 캐패시턴스(C)에 비례하는 값으로 나타나게 되는것이다.

따라서, 트랜지스터(Q1)의 에미터에 반도체소자(3)를 연결한 상태에서 신호전원(Vosc)및 바이아스 전압인 직류전원(V3)을 인가할 때 그 반도체 소자(3)내부의 캐패시턴스는 그를 통해 흐르는 변위 전류에 비례하는 양으로 나타나게 된다. 이 변위전류의 양이 미소하고, 또한 공통 베이스 트랜지스터 회로의 입력저항(Ri)이 극히 적은 값이므로 공통 베이스 트랜지스터 회로상의 변위 전류애서 그에 따른 콜렉터 전압(Vo)를 추출하게되면, 이 콜렉터전압(Vo)은 하기의 식과 같이 나타난다.

여기서, 공통 베이스 트랜지스터 회로의 입력저항(Ri)이 매우 적은 값이므로 jwCT-Ri를 무시하면, 콜렉터전압(Vo)은 근사적으로 jw.C-Rc.Vosc로 된다. 이와같이 반도체 소자(3)의 캐패시턴스(CT)에 비례하는 전압이 트랜지스터(Q1)의 콜렉터에 출력되고, 이 출력전압은 콘덴서(Cl)를 통하면서 직류성분이 차단되후 증폭부(1)를 통해 일정크기로 증폭되어 피크검출부(2)에 인가되므로 그 피크검출부(2)에서 피크치가 검출되어 출력된다. 따라서 그 피크검출부(2)외 출력전압을 이용하여 반도체 소자(3)의 캐패시턴스(C)를 환산 측정할수 있게 된다.

이상에서 설명한 바와같이 본 고안은 공통 베이스 트랜지스터 회로의 에미터에 반도체소자를 접속하고, 신호전원 및 바이아스전압인 직류전원을 중첩 인가하여 그 트랜지스터의 콜렉터로부터 반도체소자의 캐패시턴스에 비례하는 전압을 추출함으로써 공통 베이스 트랜지스터회로를 이용하여 간편하고 정확하게 반도체 소자의 캐패시턴스를 측정할 수 있는 효과가 있게된다.

Claims (1)

1. 전원(Vl)이 저항(Rc)을 통해 트랜지스터(Q1)의 콜렉터에 접속됨과 아울러 그 전원(Vl)이 가변저항(VR1)을 통해 그 트랜지스터(Q1)의 베이스, 콘덴서(Cb)및 다이오드(Dl)에 접속되고, 그 트랜지스터(Q1)의 에미터 저항(Re)을 통해 전원(V2)에 접속된 공통 베이스 트랜지스터 회로에 있어서, 상기 트랜지스터(Q1)의 에미터에 신호전원(Vosc)및 바이아스 전압인 직류전원(V3)을 반도체 소자(3)를 통해 접속하고, 상기 트랜지스터(Q1)의 콜렉터를 직류차단용 콘덴서(Cl)및 증폭부(1)를 통해 피크검출부(2)에 접속하여 구성된 것을 특징으로 하는 반도체 소자의 캐패시턴스 측정회로.