KR890006338Y1 - Monitor circuit - Google Patents
Monitor circuit Download PDFInfo
- Publication number
- KR890006338Y1 KR890006338Y1 KR2019860012375U KR860012375U KR890006338Y1 KR 890006338 Y1 KR890006338 Y1 KR 890006338Y1 KR 2019860012375 U KR2019860012375 U KR 2019860012375U KR 860012375 U KR860012375 U KR 860012375U KR 890006338 Y1 KR890006338 Y1 KR 890006338Y1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- inverter
- transistor
- diode
- input terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/57—Control of contrast or brightness
Abstract
내용 없음.No content.
Description
제1도는 종래의 갈색 재연회로.1 is a conventional brown replay circuit.
제2도는 본 고안에 따른 갈색 재현회로.2 is a brown reproduction circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 콘트라스트 회로단 Q1∼Q6: 트랜지스터1: Contrast Circuit Q 1 ~ Q 6 : Transistor
R1∼R50: 저항 IC1∼IC15: 인버터R 1 to R 50 : Resistor IC 1 to IC 15 : Inverter
IC16∼IC17: 낸드게이트 D1∼D18: 다이오우드IC 16 to IC 17 : NAND gate D 1 to D 18 : Diode
본 고안은 모니터의 갈색 재현회로에 관한 것으로 특히 녹색 영상 증폭트랜지스터에 에미터 저항값을 제어함으로서 트랜지스터 증폭도(gain) 변화시켜 갈색을 재현하도록 한 모니터의 갈색 재현회로에 관한 것이다.The present invention relates to a brown reproduction circuit of a monitor, and more particularly, to a brown reproduction circuit of a monitor which reproduces brown by changing a transistor amplification gain by controlling an emitter resistance value of a green image amplifying transistor.
종래의 갈색 재현회로는 많은 다이오우드와 직접 회로들로 구성되어 있어 회로가 복잡해지며 또한 그에 따라 원가가 상승되고 녹색 영상 증폭 트랜지스터의 베이스 전류를 제어하여 갈색을 재현시킴으로서 정확한 화이트 밸런스(White Balance)를 조정해야만 갈색이 재현되는 결함이 발생되었다.The conventional brown reproduction circuit is composed of many diodes and integrated circuits, which makes the circuit complicated, thereby increasing the cost and adjusting the base current of the green image amplifying transistor to reproduce brown to adjust the accurate white balance. Only then did the defects reproduce brown.
따라서 본 고안은 상기한 결함을 개선시키기 위해 TTL낸드게이트 2개를 사용하여 녹색영상 증폭 트랜지스터의 에미터 저항값을 제어함으로서 트랜지스터의 증폭도(gain)를 변환시켜 갈색을 재현하도록 하는데 그 목적이 있다.Therefore, the present invention aims to reproduce the brown color by converting the gain of the transistor by controlling the emitter resistance of the green image amplifying transistor using two TTL NAND gates to improve the above defect. .
종래의 회로 구성을 제1도에 도시한바에 따라 설명하면 다음과 같다.A conventional circuit configuration will be described as shown in FIG. 1 as follows.
R (빨간색)영상신호입력단은 다이오우드(D1)를 통해 공급전원(VCC)에 연결되며 또한 다이오우드(D2)와 저항(R1)의 병렬연결을 통해 접지접속되고, 상기 다이오우드(D1)(D2)의 접속점은 저항(R2)과 인버터(IC1)(IC2), 저항(R3)의 직렬연결을 통해 트랜지스터(Q1)의 베이스단에 연결되고, 그의 베이스단은 저항(R4)을 통해 공급전원(VCC)에 연결되고 그의 콜렉터단은 공급전원(VCC)에 연결되고, 트래지스터(Q1)의 에미터단 저항(R5)(R6)을 통해 접지접속되고 상기저항(R5)(R6)의 접속점은 빨간색(R')영상 증폭단에 연결되고, 녹색(G) 영상신호입력단은 다이오우드(D3)을 통해 공급전원(VCC)에 연결되며 또한 다이오우드(D4)와 저항(R7)의 병렬연결을 통해 접지접속되고 상기 다이오우드(D3)(D1)의 접속점은 저항(R8)과 인버터(IC3)(IC4), 저항(R9)의 직렬연결을 통해 트랜지스터(Q2)의 베이스단에 연결되고, 콜렉터단이 공급전원(VCC)에 연결된 트랜지스터(Q2)의 에미터단은 저항(Q11)(Q12)을 통해 접지접속되고 저항(R11)(R12)의 접속점은 녹색(G')영상증폭단에 연결되고, 파란색(B)연상신호입력단은 다이오우드(D5)를 통해 공급전원(VCC)에 연결되며 또한 다이오우드(D6)와 저항(R13)의 병렬연결을 통해 접지접속되고, 상기 다이오우드(D5)(D6)의 접속점은 저항(R14)과 인버터(IC5)(IC6), 저항(R15)의 직렬연결을 통해 트랜지스터(Q3)의 베이스단에 연결되고, 그의 베이스단은 저항(R16)을 통해 공급전원(VCC)에 연결되고 콜렉터단이 공급전원(VCC)에 연결된 트랜지스터(Q3)의 에미터단은 저항(R17)(R18)을 통해 접지접속되고 상기 저항(R17)(R18)의 접속점은 파란색(B')영상증폭단에 연결되고, 인텐서더(Inten Sity)(I)입력단은 다이오우드(D7)을 통해 공급전원(VCC)에 연결되며 또한 다이오우드(D8)와 저항(R10)의 병렬연결을 통해 접지접속되고 상기 다이오드(D7)(D8)의 접속점은 저항(R20)과 인버터(IC7)(IC8)를 통해 병렬연결된 다이오우드(D9)(D10)(D11)의 캐소우드단에 연결되고, 상기 다이오우드(D7)의 애노우드단은 저항(R21)을 통해 트랜지스터(Q3)의 베이스단에 연결되고 다이오우드(D10)의 애노우드단은 저항(R22)을 통해 트랜지스터(Q2)의 베이스단에 연결되고 다이오우드(D11)의 애노우드단은 저항(R23)을 통해 트랜지스터(Q1)의 베이스단에 연결되고, 상기한 트랜지스터(Q1)(Q2)의 베이스단은 다이오우드(D14)(D13)의 캐소우드단에 각각 연결되고 트랜지스터(Q3)의 베이스단에 연결된 인버터(IC5)(IC6)의 접속점은 다이오우드(D15)의 캐소우드단에 연결되고 인버터(IC7)(IC8)의 접속점은 다이오우드(D12)의 캐소우드단에 연결되고, 상기 다이오우드(D12)(D13)(D14)(D19)의 애노우드단은 공통 접속되어 저항(R25)(R26)을 통해 접지접속되고 상기 저항(R25)(R26)의 접속점은 인버터(IC9)와 다이오우드(D16)저항(R24)의 직렬연결을 통해 트랜지스터(Q2)의 베이스단에 연결되는 구성이다.R (red) image signal input terminal is connected to the supply voltage (VCC) via a diode (D 1) also being a ground connection via a parallel connection of a diode (D 2) and a resistor (R 1), the diode (D 1) The connection point of (D 2 ) is connected to the base end of the transistor (Q 1 ) through the series connection of the resistor (R 2 ), inverter (IC 1 ) (IC 2 ), resistor (R 3 ), the base end of which is a resistor (R 4 ) is connected to the supply power supply (VCC) and its collector end is connected to the supply power supply (VCC), grounded through the emitter stage resistor (R 5 ) (R 6 ) of the transistor (Q 1 ) The connection point of the resistor (R 5 ) (R 6 ) is connected to the red (R ') image amplification stage, the green (G) video signal input terminal is connected to the supply power (VCC) through the diode (D 3 ) and also the diode ( D 4 ) and ground connected through parallel connection of resistor (R 7 ), and the connection point of diode (D 3 ) (D 1 ) is resistor (R 8 ), inverter (IC 3 ) (IC 4 ), resistor (R 9) ) Serial Via connection is connected to the base of the transistor (Q 2), the collector stage is supplied is connected via a power supply (VCC) transistor emitter teodan the resistor (Q 11) (Q 12) of the (Q 2) connected to the earth resistance ( The connection point of R 11 ) (R 12 ) is connected to the green (G ') video amplification stage, and the blue (B) associative signal input is connected to the supply power (VCC) through the diode (D 5 ), and also to the diode (D 6 ). Is connected to ground through a parallel connection of a resistor (R 13 ), and the connection point of the diode (D 5 ) (D 6 ) is connected to the resistor (R 14 ), the inverter (IC 5 ) (IC 6 ), and the resistor (R 15 ). and through the series connection connected to the base of the transistor (Q 3), its base terminal is a resistor (R 16) supply the power transistor connected to the (VCC) and the end is connected to a supply voltage (VCC) the collector (Q 3) through the the emitter is teodan resistance (R 17) (R 18) being connected to ground via a connection point of the resistor (R 17) (R 18) is connected to the blue (B ') the video amplifier stage, the more tensor (S Inten ity) (I) input terminal is connected to the supply power supply (VCC) through the diode (D 7 ), and also grounded through the parallel connection of the diode (D 8 ) and the resistor (R 10 ) and the diode (D 7 ) (D 8 is connected to a cathode end of a diode D 9 (D 10 ) (D 11 ) connected in parallel via a resistor R 20 and an inverter IC 7 (IC 8 ), and the diode D 7. ) Is connected to the base end of transistor Q 3 via resistor R 21 and the anode end of diode D 10 is connected to the base end of transistor Q 2 via resistor R 22 . connected and the base of the diode (D 11) of the anode end has a resistance (R 23) a transistor (Q 1) connected to the base terminal and the said one transistor (Q 1) (Q 2) through the diode (D 14 ) of the cathode (D 13), the inverter (IC 5) (access point diode (D 15 of the IC 6)) connected to the base of the connection and the transistor (Q 3), each of the cathode terminal of the Connected to and anode terminal of the inverter (IC 7) connection point of the (IC 8) is connected to the cathode terminal of the diode (D 12), the diode (D 12) (D 13) (D 14) (D 19) is commonly connected to the resistance (R 25) (R 26) a is the ground connection through the resistor (R 25) (R 26) connection point is a serial connection of the inverter (IC 9) and a diode (D 16) resistance (R 24) of the It is connected to the base end of the transistor Q 2 through.
상기한 회로 구성의 동작 설명을 제1도와 표1에 도시한 바에 따라 설명하면 다음과 같다.The operation description of the above-described circuit configuration will be described as shown in FIG. 1 and Table 1 as follows.
영상신호는 저항(R1)(R2)에 임피턴스(Impedanced)매칭되어 인버터(IC1)(IC2)와 저항(R3)을 통해 트랜지스터(Q1)의 베이스단에 인가된다.The image signal is impedance-matched to the resistor R 1 (R 2 ) and applied to the base terminal of the transistor Q 1 through the inverter IC 1 (IC 2 ) and the resistor R 3 .
이때 다이오우드(D1)(D2)는 보호용 다이오우드 이고 공급전원(VCC)과 저항(R4)을 R 영상 증폭트랜지스터(Q1)를 충분히 구동하게 하는 직류바이어스 공급용 이다.At this time, the diode (D 1 ) (D 2 ) is a protective diode and a DC bias supply for driving the supply voltage (VCC) and the resistor (R 4 ) enough to drive the R image amplifying transistor (Q 1 ).
G 영상신호와 B 영상신호도 상기와 같이 트랜지스터(Q2)(Q3)에 인가되어 증폭하게 되는데, I 신호가 하이상태이면 인버터(IC8)의 출력단은 하이상태가 되어 다이오우드(D9)(D10)(D11)를 오프시키고, 또한 인버터(IC7) 출력단의 로우 상태가 다이오우드(D12)를 구동시켜 인버터(IC9)의 출력단에서 하이 상태가 되어 다이오우드(D16)를 오프시킨다.The G image signal and the B image signal are also amplified by being applied to the transistors Q 2 and Q 3 as described above. When the I signal is high, the output terminal of the inverter IC 8 becomes high and the diode D 9 is applied. (D 10 ) (D 11 ) is turned off, and the low state of the output of the inverter (IC 7 ) drives the diode (D 12 ) to become high at the output of the inverter (IC 9 ) so that the diode (D 16 ) is turned off. Let's do it.
따라서 트랜지스터(Q1)(Q2)(Q3)의 베이스의 전류 감쇄가 없으므로 밝은 세상이 재현된다. 갈색이 재현되는 조건은 표1에 표시한 바와 같이.Therefore, since there is no current attenuation at the base of the transistors Q 1 (Q 2 ) and Q 3 , a bright world is reproduced. The conditions under which brown color is reproduced are shown in Table 1.
[표 1] 16색 입력영상 신호에 대한 재현 색상표.[Table 1] Reproduction color table for 16-color input video signal.
R, G 영상신호가 하이 상태이고, B, I 영상신호가 로우 상태일때 다이오두(D9)(D10)(D11)가 도통되어 트랜지스터(Q1)(Q2)(Q3)의 베이스 전류가 모두 같은 정도로 감쇄되며, 또한 다이오우드(D12)(D13)(D14)(D15)가 모두 오프되므로 인버터(IC9)의 출력단이 로우 상태가 되어 다이오우드(D16)는 도통되어 G 영상증폭 트랜지스터(Q2)의 베이스전류는 트랜지스터(Q1)(Q3)의 베이스전류 감쇄보다 더 감쇄하게 되어 갈색이 재현되게 된다.When the R and G video signals are high and the B and I video signals are low, the diodes D 9 (D 10 ) and D 11 are turned on so that the transistors Q 1 (Q 2 ) and Q 3 The base currents are all attenuated to the same degree, and since the diodes D 12 , D 13 , D 14 , and D 15 are all turned off, the output terminal of the inverter IC 9 goes low, and the diode D 16 is conducting. As a result, the base current of the G image amplification transistor Q 2 is attenuated more than the base current attenuation of the transistors Q 1 and Q 3 to reproduce brown.
따라서 회로의 구성이 복잡하고 녹생영상 증폭 트랜지스터(Q2)의 베이스전류를 제어하여 갈색을 재현시킴으로서 정확한 화이트 밸런스를 조정해야만 하는 결함이 발생되었다.Therefore, the circuit configuration is complicated, and the defect that has to adjust the correct white balance is generated by controlling the base current of the green image amplifying transistor Q 2 to reproduce brown color.
따라서 상기한 결함을 개선시킨 회로 구성을 제2도에 도시한 바에 따라 설명하면 다음과 같다.Therefore, a circuit configuration in which the above defects are improved will be described as shown in FIG.
R 영상 신호 입력단은 저항(R27)을 통해 접지접속되며 또한 저항(R28)과 인버터(IC10), 저항(R29)의 직렬연결을 통해 트랜지스터(Q4)의 에미터단에 연결되고, 그의 콜렉터단은 저항(R31)을 통해 공급전원(VCC)에 연결되며 또한, R' 영상증폭단에 연결되고, G 영상신호입력단은 저항(R33)을 통해 접지접속되며 또한 저항(R34)과 인버터(IC11), 저항(R35)의 직렬연결을 통해 트랜지스터(Q5)의 에미터단에 연결되고, 그의 콜렉터단은 G' 영상증폭단에 연결되며 또한 저항(R39)을 통해 공급전원(VCC)에 연결되고, B 영상신호입력단은 저항(R40)을 통해 접지접속되며 또한 저항(R41)과 인버터(IC12), 저항(R42)의 직렬연결을 통해 공급전원(VCC)에 연결되고 상기 인버터(IC12)와 저항(R42)의 접속점은 다이오우드(D17)와 저항(R43)을 통해 트랜지스터(Q6)의 에미터단에 연결되고 그의 콜렉터단은 저항(R45)을 통해 공급전원(VCC)에 연결되며 또한 B' 영상증폭단에 연결되고, I신호 입력단은 저항(R47)을 통해 접지접속되며 또한 저항(R48)과 인버터(IC13), 저항(R49)의 직렬연결을 통해 공급전원(VCC)에 연결되고, 상기 인버터(IC13)와 저항(R49)의 접속점은 다이오우드(D18)와 저항(R46)을 통해 트랜지스터(Q6)의 에미터단에 연결되고 상기 저항(R46)과 다이오우드(D18)의 접속점은 저항(R36)을 통해 트랜지스터(Q5)의 에미터단에 연결되고 또한 저항(R22)을 통해 트랜지스터(Q4)의 에미터단에 연결되고 상기 트랜지스터(R4)(Q5)(Q6)의 각 베이스단은 저항(R30)(R38)(R44)을 각각 통해 공통접속되어 콘트라스트 회로단(1)에 연결되고, R 영상신호입력단에 연결된 저항(R28)과 인버터(IC10)의 접속점은 낸드게이트(IC16)의 입력단에 연결되고, 그의 다른 입력단은 저항(R34)과 인버터(IC11)의 접속점에 연결되며 또한 낸드게이트(IC17)의 입력단에 연결되고 B 영상신호입력단과 I 영상신호입력단은 각각 인버터(IC14)(IC15)를 통해 낸드게이트(IC16)의 각 입력단에 연결되고, 상기 낸드게이트(IC16)의 출력단은 저항(R30)을 통해 공급전원(VCC)에 연결되며 또한 낸드게이트(IC17)의 입력단에 연결되고, 낸드게이트(IC17)의 다른 두 입력단은 공급 전원(VCC)에 연결되고 그의 출력단은 저항(R37)을 통해 트랜지스터(Q5)의 에미터단에 연결되는 구성이다.The R video signal input terminal is grounded through a resistor R 27 and is connected to an emitter terminal of the transistor Q 4 through a series connection of a resistor R 28 , an inverter IC 10 , and a resistor R 29 . Its collector stage is connected to the supply power supply (VCC) via a resistor (R 31 ), and also to the R 'image amplifier stage, the G image signal input terminal is connected to ground via a resistor (R 33 ) and also a resistor (R 34 ). And inverter (IC 11 ), connected to the emitter terminal of transistor (Q 5 ) through a series connection of resistor (R 35 ), its collector terminal is connected to the G 'image amplifier stage, and also through the resistor (R 39 ) (VCC), the B video signal input terminal is connected to the ground via a resistor (R 40 ) and also through the series connection of the resistor (R 41 ), inverter (IC 12 ), resistor (R 42 ) supply power (VCC) is connected to the emitter of said inverter (IC 12) and a resistor (R 42) junction diode (D 17) and a resistance transistor (Q 6) through (R 43) of teodan Connected and its collector end is connected to the supply voltage (VCC) via a resistor (R 45) also connected to B 'video amplifier stage, I signal input is ground connected through a resistor (R 47) In addition, a resistance (R 48) And an inverter (IC 13 ) and a resistor (R 49 ) are connected to the supply power supply (VCC), and the connection point of the inverter (IC 13 ) and the resistor (R 49 ) is a diode (D 18 ) and a resistor (R). 46 is connected to the emitter end of transistor Q 6 and the connection point of resistor R 46 and diode D 18 is connected to the emitter end of transistor Q 5 via resistor R 36 and also to a resistor. (R 22 ) is connected to the emitter stage of transistor (Q 4 ) and each base terminal of transistor (R 4 ) (Q 5 ) (Q 6 ) is connected to resistor (R 30 ) (R 38 ) (R 44 ). It is commonly connected with each coupled to a contrast circuit stage (1), the connection point of the resistor (R 28) and the inverter (IC 10) connected to the R video signal is input of a NAND gate (IC 16) Coupled to ryeokdan, whose other input is a resistor (R 34) and is connected to the connection point of the inverter (IC 11) also connected to the input terminal of the NAND gate (IC 17), and B video signal input terminal and the I video signal input terminals are each inverter ( Is connected to each input terminal of the NAND gate IC 16 through IC 14 ) (IC 15 ), and an output terminal of the NAND gate IC 16 is connected to a supply power supply VCC through a resistor R 30 , and is also connected to the NAND gate. connected to the input terminal of the (IC 17) and the other two input terminals of the NAND gates (IC 17) is connected to the supply voltage (VCC) its output will be through a resistor (R 37) connected to the emitter teodan of the transistor (Q 5) Configuration.
상기한 회로 구성의 동작 설명을 제2도와 표1에 도시한 바에 따라 상세히 설명하면 다음과The operation of the above-described circuit configuration will be described in detail as shown in FIG. 2 and Table 1 as follows.
영상신호가 입력되면 인버터(IC10)를 통해 반전되어 트랜지스터(Q4)의 에미터단에 인가되는데 트랜지스터(Q4)의 출력레벨은 그의 베이스 전압에 의존한다.When the input video signal level of the output is inverted through the inverter (IC 10) there is applied to the emitter of teodan transistor (Q 4) transistor (Q 4) is dependent on its base voltage.
따라서 베이스 전압은 브라이트 및 콘트라스트로서 신호의 크기를 조정하고 상기 인버터(IC10)를 통해 반전된 로우 신호에 의해 저항(Q29)이 정지상태되어 트랜지스터(Q4)의 베이스 전위가 높아지면 그의 콜렉터단에 흐르는 전류는 증가되나 얻어지는 출력 전압의 크기는 적어진다.Therefore, the base voltage adjusts the magnitude of the signal as the brightness and contrast, and when the resistance Q 29 is stopped by the low signal inverted through the inverter IC 10 and the base potential of the transistor Q 4 becomes high, its collector The current flowing through the stage is increased but the magnitude of the resulting output voltage is reduced.
이때 트랜지스터(Q4)의 증폭도(gain)는으로 0.5배의 이득을 갖게 된다.In this case, the gain of the transistor Q 4 is That's a gain of 0.5 times.
이때 콘트라스트 회로단(1)은 트랜지스터(Q4)의 베이스 전위를 5.1[V]∼3.6[V]로 변환시켜 트랜지스터(Q4)의 출력은 2.6[V]∼1.8[V]얻게된다.At this time, the contrast circuit stage 1 converts the base potential of the transistor Q 4 to 5.1 [V]-3.6 [V], so that the output of the transistor Q 4 obtains 2.6 [V]-1.8 [V].
B 영상신호의 회로와 R 영상신호의 회로는 거의 같으며, G 영상신호의 회로는 갈색의 재현으로 상기 B 영상신호의 회로와 R 영상신호의 회로와는 다르게 구성되어 있따.The circuit of the B video signal and the circuit of the R video signal are almost the same, and the circuit of the G video signal is formed differently from the circuit of the B video signal and the circuit of the R video signal in brown reproduction.
갈색의 재현조건은 표1에 표시한 바와 같이 R, G 영상신호가 하이상태이고 B, I 영상신호가 로우 상태일때이므로 G 영상증폭 트랜지스터(Q5)의 증폭도를 줄어 갈색을 재현시킨다.As shown in Table 1, the brown reproduction condition is when the R and G image signals are high and the B and I image signals are low, thereby reducing the amplification degree of the G image amplification transistor Q 5 to reproduce brown.
상기에 따라 R, G 영상신호의 하이상태이고 B, I 영상신호가 하이상태일때 상기의 각 신호는 낸드게이트(IC16)의 입력단에 연결되어 그의 출력단에서 하이신호가 출력되어 다시 낸드게이트(IC17)에 인가되고 상기 낸드게이트(IC17)의 다른 입력단은 항상 하이상태이므로 낸드게이트(IC17)의 출력단은 로우 상태가 되어 이때 G 영상신호증폭 랜지스터(Q5)의 증폭도는이 되며, R, G 영상신호가 하이상태이고, B,I 영상신호가 로우상태일때 낸드게이트(IC16)의 출력은 로우상태가 되고 낸드게이트(IC17)의 출력은 하이상태가 되어 G 영상신호 증폭 트랜지스터(Q5)의 증폭도는가 되어 G 영상신호 증폭 트랜지스터(Q5)의 증폭도를 떨어뜨림으로서 갈색을 재현시키도록 한것이다.According to the above, when the R and G video signals are in the high state and the B and I video signals are in the high state, each of the above signals is connected to the input terminal of the NAND gate IC 16 , and a high signal is output from the output terminal thereof. 17 ) and the other input terminal of the NAND gate IC 17 is always in a high state, so the output terminal of the NAND gate IC 17 is in a low state, and the amplification degree of the G image signal amplification transistor Q 5 is When the R and G video signals are high and the B and I video signals are low, the output of the NAND gate IC 16 goes low and the output of the NAND gate IC 17 goes high, so the G picture The amplification degree of the signal amplifying transistor Q 5 is To reduce the amplification of the G image signal amplifying transistor Q 5 to reproduce brown.
따라서 본 고안은 G 영상신호증폭도를 감소시켜 갈색을 재현시킴으로서 회로의 구성이 간단하여 원가 절감에 기여하며 또한 화이트 밸런스를 정확하게 조정해야 되는 번거로움을 방지시켜 사용자의 편리를 도모한 것이다.Therefore, the present invention reduces the G image signal amplification to reproduce brown color, contributing to cost reduction due to the simple circuit configuration, and preventing user from having to adjust the white balance accurately.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860012375U KR890006338Y1 (en) | 1986-08-14 | 1986-08-14 | Monitor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860012375U KR890006338Y1 (en) | 1986-08-14 | 1986-08-14 | Monitor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880005527U KR880005527U (en) | 1988-05-12 |
| KR890006338Y1 true KR890006338Y1 (en) | 1989-09-20 |
Family
ID=19254977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860012375U KR890006338Y1 (en) | 1986-08-14 | 1986-08-14 | Monitor circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890006338Y1 (en) |
-
1986
- 1986-08-14 KR KR2019860012375U patent/KR890006338Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880005527U (en) | 1988-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587495A (en) | Cascode amplifier with an improved biasing arrangement | |
| KR20010020410A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| CA1243113A (en) | Picture display device | |
| US6717968B2 (en) | Laser drive device | |
| KR890006338Y1 (en) | Monitor circuit | |
| US5467043A (en) | Signal level converting circuit for liquid crystal display device receiving analog color signal | |
| US20040036535A1 (en) | Operational amplifying circuit and push-pull circuit | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| US5973564A (en) | Operational amplifier push-pull output stage with low quiescent current | |
| US4896058A (en) | TTL circuit having ramped current output | |
| US4500849A (en) | Low noise power amplifier circuit | |
| JP2680753B2 (en) | Buffer amplifier | |
| JPS62199194A (en) | Video signal processor | |
| US5159285A (en) | Differential amplifying circuit having emitter follower circuit | |
| KR100651623B1 (en) | Non-linear signal processor | |
| KR900001338Y1 (en) | Color regeneration picture devices for color monitor | |
| KR960005177Y1 (en) | Compensation circuit for amp | |
| KR900000781Y1 (en) | Low level enhancement circuits of analog system monitor | |
| KR900000873Y1 (en) | Video circuit for monitor | |
| US6891574B1 (en) | High speed video mixer circuit | |
| KR900002303Y1 (en) | In-put level control circuits of display devices | |
| JPS60240281A (en) | Video image output circuit | |
| KR960007152Y1 (en) | Circuit for biasing cathode-ray tubes | |
| JPH0342787Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19941227 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |