KR890005310B1 - Key scan circuit - Google Patents

Key scan circuit Download PDF

Info

Publication number
KR890005310B1
KR890005310B1 KR1019860009974A KR860009974A KR890005310B1 KR 890005310 B1 KR890005310 B1 KR 890005310B1 KR 1019860009974 A KR1019860009974 A KR 1019860009974A KR 860009974 A KR860009974 A KR 860009974A KR 890005310 B1 KR890005310 B1 KR 890005310B1
Authority
KR
South Korea
Prior art keywords
port
key
ports
microprocessor
group key
Prior art date
Application number
KR1019860009974A
Other languages
Korean (ko)
Other versions
KR880006594A (en
Inventor
김헌길
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR1019860009974A priority Critical patent/KR890005310B1/en
Publication of KR880006594A publication Critical patent/KR880006594A/en
Application granted granted Critical
Publication of KR890005310B1 publication Critical patent/KR890005310B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02Input arrangements using manually operated switches, e.g. using keyboards or dials

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Input From Keyboards Or The Like (AREA)

Abstract

내용 없음.No content.

Description

키스켄 및 센싱회로Kisken and Sensing Circuits

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 본 발명에 따른 회로도.2 is a circuit diagram according to the present invention.

제3도는 8포트의 키스켄 회로에 대한 구체적 일 실시예도.3 is a specific embodiment of the 8-port Kisken circuit.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

CPU : 마이크로 프로세서 KBD : 키보드CPU: Microprocessor KBD: Keyboard

Y1-Yn: 포트Y 1 -Y n : port

본 발명은 마이크로 컴퓨터의 입력장치인 키보드(Key Board)의 키스텐(Key Scan)회로에 관한 것으로, 특히 동일 포트로 키스캔 및 키센싱을 수행할 수 있는 키스켄 회로에 관한 것이다. 리이드(Read)회로에 관한 것으로, 특히 위치데이타의 양이 많을때 이를 제1도는 종래의 키보드의 키스켄 회로도로서, 마이크로프로세서(CPU)는 제1포트(Port1)를 통해 키스켄 데이타(key scan data)를 출력하면, 디멀티플렉서(Demulti-ploexer)(DMUX)는 입력단자(I1-I4)를 통해 입력된 스캔 데이타를 디멀티플렉싱하여 출력단(XO-X15)중 해당 키스켄 데이타에 대한 임의 한 출력라인만을 인에이블 시킨다. 이때 상기 디멀티 플렉서(DMUX)의 출력단에는 키보드의 키들이 접속되어 있으며, 해당 키의 눌림에 따른 키 정보는 접속되어 있으며, 해당 키의 눌림에 따른 정보는 마이크로 프로세서(CPU)의 제2포토(port2)를 통해 센싱(sensing)된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a key scan circuit of a keyboard, which is an input device of a microcomputer, and more particularly to a kisken circuit capable of performing kisscan and key sensing through the same port. Read circuit, especially when a large amount of position data is shown in Fig. 1 of the conventional keyboard Kisken circuit diagram, the microprocessor (CPU) through the first port (Port1) key scan data (key scan) data), the demultiplexer (DMUX) demultiplexes the scan data inputted through the input terminals I1 to I4 to output an arbitrary output line for the corresponding Kiken data among the output terminals XO-X15. Enable only At this time, the keys of the keyboard are connected to the output terminal of the demultiplexer (DMUX), and the key information according to the pressing of the corresponding key is connected, and the information corresponding to the pressing of the key is connected to the second port of the microprocessor (CPU). It is sensed through port2.

그러므로 상기 디멀티플레서(DMUX)의 출력 라인중 인에이블된 라인에 연결된 키가 눌려진 경우에는 마이크로프로세서(CPU)는 제2포트 (Port2)를 통해 해당 키정보를 센싱하게 된다.Therefore, when a key connected to the enabled line of the demultiplexer DMUX is pressed, the microprocessor (CPU) senses the corresponding key information through the second port (Port2).

그러나 상기와 같은 키스켄회로에서는 제1포트를 통해 키스켄 데이타를 출력하여 이를 디멀티 플렉싱한 후 제2포트를 통해 키정보의 발생을 감지하므로, 키스켄 및 센싱과정이 복잡했으며, 스캔 및 센싱포트를 구별하여 사용하였고, 키보드PCB(Print Circuit Board)실현시 많은 면적을 차지하므로 경박단소 및 저가격화를 구현하는데 문제점이 있었다.However, the Kisken circuit as described above outputs Kisken data through the first port, demultiplexes it, and detects the generation of key information through the second port. Sensing ports were used differently, and since keyboard PCB (Print Circuit Board) realization occupies a large area, there was a problem in realizing light weight, short weight, and low price.

따라서 본 발명의 목적은 마이크로 프로세서의 포트를 키보드에 연결하여 각각의 포트로 키스캔 및 키센싱을 수행할 수 있는 키스켄회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a kissken circuit capable of performing kisscans and key sensing with respective ports by connecting ports of a microprocessor to a keyboard.

상기 목적을 수행하기 위한 본 발명은 키보드로 제1-제n포트를 연결하여 키스켄 데이타를 출력하는 동시에 눌려진 키를 센싱하는 마이크로 프로세서와, 제1그룹키의 일측접점을 제1열 라인에 접속하고, 제2그룹 키의 일측접점을 제2열 라인에 접속시키는 순서로 제n-1그룹키의 일측 접점을 제n-1열 라인에 접속하며 ; 제1그룹 키의 타측접점을 제2-제n행 라인에 접속하고, 제2그룹 키의 타측접점을 제3-제n행라인에 접속하는 순서로 제n-1그룹 키를 1개 구성하며 ; 상기 제1포트로 제1열 라인을 제n포트로 제n-1행 라인을 형성하도록 구성된 키보드를 구비하여, 마이크로 프로세서에서 상기 제1-제 n-1포트중 임의의 한 포트로 키스켄 데이타를 출력하면 상기 제2-제n포트중 해당 그룹의 키가 눌려진 포트로 키정보를 센싱하도록 동작됨을 특징으로 한다.In order to accomplish the above object, the present invention provides a microprocessor that connects the first-nth ports with a keyboard to output kisken data and senses pressed keys, and connects one side contact of the first group key to the first column line. And connect one side contact of the n-1th group key to the nth-1th line in the order of connecting the one side contact of the second group key to the second row line; One n-th group key is configured in the order that the other contact point of the first group key is connected to the second-n-th row line, and the other contact point of the second group key is connected to the third-n-th row line. ; A keyboard configured to form a first-column line as the first port and an n-th row line as the nth port, so that the Kisken data from any microprocessor to any one of the first-first n-1 ports And outputs key information to a port to which a key of a corresponding group is pressed among the second-nth ports.

제2도는 본 발명에 따른 키스켄 회로도로서, 키보드(KBD)로 제1-제n포트(Y1-Yn)를 연결하여 키스켄 데이타를 출력하는 동시에 눌려진 키를 센싱하는 마아크로 프로세서(CPU)와, 제1그룹 키(G1)의 일측접점을 제1열 라인(C1)에 접속사고, 제2그룹키(G2)의 일측 접점을 제2열 라인(C2)에 접속시키는 순서로 제n-1그룹키(Gn-1)의 일측접점을 제n-1열 라인(Cn-1)에 접속하며 ; 제1그룹 키(G1)의 타측접점을 제2-제n-1행 라인(R2-Rn-1)에 접속하고, 제2그룹 키(G2)의 타측접점을 제3-제n-1행 라인(R3-Rn-1)에 접속하는 순서로 제n-1그룹 키(Gn-1)를 1개로 구성하며 ; 상기 제1포트(Y1)로 제1열 라인(C1)을 형성하고 상기 제2포트(Y2)로 제1행 라인(R1) 및 제2열 라인(C2)을 형성하며 상기 제3포트(Y3)로 제2행 라인(R2) 및 제3열 라인(C3)을 형성하는 순서로 상기 제n포트(Yn) 로 제n-1행라인(Rn-1)을 형성하도록 키보드를 구비하여, 마이크로 프로세서에서 상기 제1-제n-1포트(Y1-Yn-1)중 임의의 한 포트로 키스켄 데이타를 출력하면 상기 제2-제n포트 (Y2-Yn)중 해당 그룹의 키가 눌려진 포트로 키정보를 센싱하도록 동작함을 구성한다.2 is a Kisken circuit diagram according to the present invention. N-1 in order to connect one side contact of the first group key G1 to the first column line C1, and one side contact of the second group key G2 to the second column line C2. One side contact of the group key Gn-1 is connected to an n-1th column line Cn-1; The other contact of the first group key G1 is connected to the second-second n-1 row line R2-R n-1 , and the other contact of the second group key G2 is connected to the third-third n-1. The n-th group key Gn-1 is constituted by one in the order of connection to the row line R3-R n-1 ; A first column line C1 is formed through the first port Y1, a first row line R1 and a second column line C2 are formed through the second port Y2, and the third port Y3 is formed. In order to form the second row line (R2) and the third column line (C3) to the n-th row (Yn) in order to form the n-th row line (Rn-1), the keyboard is provided with a micro When the processor outputs Kisken data to any one of the first-th n-th ports (Y1-Yn-1), the port of the corresponding group of the second-nth ports (Y2-Yn) is pressed. And to sense key information.

제3도는 마이크로 프로세서(CPU)의 8포트를 이용하여 키보드(KBD)의 각 키를 스켄 및 센싱하는 예를 구체적으로 표현한 도면이다.FIG. 3 is a diagram specifically illustrating an example of scanning and sensing each key of the keyboard KBD using eight ports of a microprocessor (CPU).

상술한 구성에 의거 본 발명을 상세히 설명하면, 먼저 마이크로 프로세서(CPU)는 포트(Y1-Yn)를 통해 키스켄 데이타를 출력하는데, 제1포트(Y1)로 "로우"신호를 출력하는 동시에 나머지 포트(Y2-Yn)로 "하이"신호를 출력한다.Referring to the present invention in detail based on the above-described configuration, first, the microprocessor (CPU) outputs Kisken data through the ports (Y1-Yn), while outputting a "low" signal to the first port (Y1) while remaining Outputs a "high" signal to ports Y2-Yn.

그러면 키보드(KBD)의 제1열 라인(C1)으로 "로우"신호가 인가되며, 열라인(C2-Cn-1)으로는 "하이"는 신호가 인가된다. 이때 제1그룹 키(G1)의 일측이 상기 제1열라인(C1)에 접속되어있으므로, 상기 제1그룹 키(G1)중 임의의 키가 눌려지면 해당 포트와 상기 제1열 라인(C1)이 접속된다. 따라서 상기 마이크로 프로세서(CPU)는 해당 키가 연결된 포트로 "로우"신호가 입려되므로, 해당 키의 눌림을 인지하고 해당키 데이타에 따라 시스템을 처리하게 된다. 이때 나머지 그룹키(G1-Gn-1)가 눌려지더라도 마이크로 프로세서(CPU)는 이를 인지하지 못한다. 이후 상기 마아크로프로세서(CPU)는 제2포트(Y2)로 "로우"신호를 출력하고, 이외의 나머지 포트(Y1, Y3-Yn)로 "하이"신호를 발생하며, 이로인해 제2그룹 키(G2)중의 임의의 키가 눌려지면, 해당 키가 연결된 포트로 이를 인지한다.Then, a "low" signal is applied to the first column line C1 of the keyboard KBD, and a "high" signal is applied to the column lines C2-Cn-1. At this time, since one side of the first group key G1 is connected to the first column line C1, if any key of the first group key G1 is pressed, the corresponding port and the first column line C1 are pressed. Is connected. Accordingly, since the microprocessor (CPU) receives a "low" signal to the port to which the corresponding key is connected, the microprocessor (CPU) recognizes that the corresponding key is pressed and processes the system according to the corresponding key data. At this time, even if the remaining group keys G1 -Gn-1 are pressed, the microprocessor CPU does not recognize this. Thereafter, the microprocessor (CPU) outputs a "low" signal to the second port Y2, and generates a "high" signal to the remaining ports Y1 and Y3-Yn, thereby causing the second group key. If any key in (G2) is pressed, it is recognized by the port to which the key is connected.

상기와 같은 순서로 마이크로프로세서(CPU)는 키보드(KBD)의 1스캔 주기에서 포트(Y1-Yn)중 한 포트씩 순차적인 "로우"상태의 키스켄 신호를 출력하는 동시에 나머지 포트로는 눌려진 키를 센싱하기 위한 "하이"신호를 출력한다. 이때 상기 마이크로프로세서(CPU)는 키센싱 과정에서 키스캔 신호를 출력하는 포트보다 낮은 위치의 포트를 통해 센싱되는 키 정보는 무시하는데, 이는 한개의 키가 키보드(KBD)의 1스캔 주기에서 두번 센싱되는 것을 방지하기 위함이다.In this order, the microprocessor (CPU) outputs a sequential "low" state Kisken signal by one of the ports (Y1-Yn) in one scan period of the keyboard KBD, while the other keys are pressed. Outputs a "high" signal for sensing. At this time, the microprocessor (CPU) ignores key information sensed through a port lower than a port for outputting a kisscan signal during a key sensing process, in which one key senses twice in one scan period of the keyboard KBD. This is to prevent it.

상기와 같이 1개의 포트로 키스캔 및 센싱을 동시에 수행하는 과정을 제3도를 참조하여 구체적으로 설명한다. 여기서 제3도는 8개의 포트(Y1-Y8)을 키보드(KBD)에 연결하고, 키보드(KBD)는 제1그룹 키(G1)에서 제7그룹 키(G7)까지 총 28개의 키로 이루어진다.A process of simultaneously performing kisscan and sensing with one port as described above will be described in detail with reference to FIG. 3. In FIG. 3, eight ports Y1 to Y8 are connected to the keyboard KBD, and the keyboard KBD includes a total of 28 keys from the first group key G1 to the seventh group key G7.

먼저 제1포트(Y1)로 키스캔을 위한 "로우"신호를 출력하면 이 신호는 제1그룹 키(G1)의 일측단으로 인가되며, 마이크로 프로세서(CPU)는 나머지 포트(Y2-Y8)로 "하이"신호를 출력하게 된다. 이때 상기 마이크로 프로세서(CPU)는 포트(Y2-Y8)의 상태를 내부 레지스터에 저장하는데, 상기 제1그룹 키중 임의의 키가 눌려지면 해당 키의 상태는 "로우"로 인가되므로, 상기 마이크로프로세서(CPU)는 어떤 키가 눌려졌는지 알수 있게 된다.First, when the "low" signal for the kisscan is output to the first port Y1, the signal is applied to one end of the first group key G1, and the microprocessor CPU is connected to the remaining ports Y2-Y8. Outputs a "high" signal. At this time, the microprocessor (CPU) stores the state of the port (Y2-Y8) in an internal register, if any key of the first group key is pressed, the state of the key is applied as "low", so that the microprocessor ( CPU) can see which key was pressed.

이후 마이크로프로세서(CPU)는 제2포트(Y2)로 "로우"신호를 출력하고, 나머지 포트(Y1, Y3-Y8)로 "하이"신호를 출력한다.Thereafter, the microprocessor CPU outputs a "low" signal to the second port Y2 and outputs a "high" signal to the remaining ports Y1 and Y3-Y8.

그러면 제2그룹키(G2)의 일측단으로 "로우"신호가 인가되고, 타측단으로는 "하이"신호가 인가되므로, 제2그룹키(G2)가 키눌림여부를 인지할 수 있게 된다. 이때 제2포트(Y2)에는 제2그룹(G1)중에 키(K11)가 연결되어 있는데, 이때 상기 키(K11)가 눌려지면 (Y1)가 "로우"상태로 되어 키센싱을 하게 되는 결과를 초래한다. 따라서 이를 처리하기 위하여 마이크로 프로세서(CPU)는 키센싱시 현재의 스캔포트 이전에 스캔신호를 출력한 포트들로 센싱되는 키정보는 무시한다. 즉 제2포트(Y2)로 키스캔 신호를 출력할시 마이크로 프로세서(CPU)는 제1포트(Y1)로 센싱되는 키정보는 무시하고, 제2-제8포트(Y3-Y8)로 센싱되는 제2글ㅂ(G1)의 키정보들만을 처리한다.Then, a "low" signal is applied to one end of the second group key G2 and a "high" signal is applied to the other end, so that the second group key G2 can be recognized. At this time, a key K11 is connected to the second port Y2 in the second group G1. At this time, when the key K11 is pressed, the Y1 is “low” and the key sensing is performed. Cause. Therefore, in order to process this, the microprocessor (CPU) ignores the key information sensed by the ports that output the scan signal before the current scan port. That is, when outputting the kisscan signal to the second port Y2, the microprocessor CPU ignores key information sensed by the first port Y1 and senses the second to eighth ports Y3-Y8. Only key information of the second font G1 is processed.

즉, 예를들면 제5포트(Y5)로 키스캔 신호를 출력할 시 제1-제4포트(Y1-Y4)를 통해 센싱될 수 있는 제1-제4그룹(G1-G4)의 키 (K14, K23, K32, K41)정보는 무시하고, 제6-제8포트(Y6-Y8)를 통해 센싱될 수 있는 제5그룹(G5)의 키(K51-K53)정보만을 처리하게 된다.That is, for example, when the kisscan signal is output to the fifth port Y5, the key of the first-fourth group G1-G4 that can be sensed through the first-fourth port Y1-Y4 ( It ignores the information of K14, K23, K32, and K41, and processes only the information of the keys K51-K53 of the fifth group G5 that can be sensed through the sixth-eighth ports Y6-Y8.

따라서 상기 마이크로 프로세서(CPU)는 일정주기로 제1포트(Y1)에서 제7포트(Y7)로 순차적인 "로우"상태의 키스캔 신호를 출력하며, 이때 키스캔 포트이외의 나머지 포트로는 키센싱을 위한 "하이" 신호를 출력한다. 따라서 제1포트(Y1)는 키스캔전용 포트이고, 제8포트(Y8)는 키센싱 전용포트이며, 나머지 포트(Y2-Y7)는 키스캔 및 센싱을 동시에 행하는 포트가 된다.Accordingly, the microprocessor (CPU) outputs a sequential " low " state kisscan signal from the first port Y1 to the seventh port Y7 at regular intervals, and at this time, key sensing to the remaining ports other than the kisscan port. Outputs a "high" signal for. Therefore, the first port Y1 is a dedicated port for kisscans, the eighth port Y8 is a dedicated port for key sensing, and the remaining ports Y2-Y7 are ports for simultaneously performing kisscans and sensing.

상술한 방식으로 키보드(KBD)를 키스캔 및 센싱할 시에는 하기(표1)과 같은 동작이 수행된다.When kissingcans and senses the keyboard KBD in the above-described manner, an operation as shown in Table 1 below is performed.

Figure kpo00001
Figure kpo00001

상기와 같은 방식으로 키보드(KBD)를 구성하면, 마이크로프로세서(CPU)의 포트가 n개일시 Σn(n-1)개 [즉, (n-1]개의 키를 감지할 수 있다. (여기서 p는 포트)그러므로 2바이트(byte)의 포트(Y1-Y16)를 이용하면 120개의 키를 감지할 수 있으며, 일반적인 원칩 마이크로프로세서(one chip micoroprocessor)로 충분히 수행할 수 있게 된다.When the keyboard KBD is configured in the above manner, when n ports of the microprocessor CPU are detected, Σ n (n-1) [that is, (n-1) keys can be detected. p is a port), so using two-byte ports (Y1-Y16) can detect 120 keys, which can be done with a typical one chip micoroprocessor.

상술한 바와같이 1개이 포트로 키스캔 및 센싱을 동시에 수행할 수 있으므로, 회로가 간단해지는 동시에 PCB 면적을 줄일 수 있어 소형화할 수 있는 이점이 있다.As described above, since one can carry out kisscan and sensing at the same time, there is an advantage that the circuit can be simplified and the PCB area can be reduced, thereby miniaturizing.

Claims (1)

키보드 n개의 포트를 연결하여 키보드를 스캔 및 센싱하는 마이크로 프로세서(CPU)를 구비한 키스캔 회로에 있어서, 제1그룹 키(G1)의 일측접점을 제1열 라인(C1)에 접속하고 제2그룹키(G2)의 일측 접점을 제2열 라인(C2)에 접속시키는 순서로 제n-1그룹키(Gn-1)의 일측 접점을 제 n-1열 라인(Cn-1)에 접속하며 ; 제1그룹 키(G1)의 타측접점을 제2-제n-1행 라인(R2-Rn-1)에 접속하고, 제2그룹 키(G2)의 타측접점을 제3-제n-1행 라인(R3-Rn-1)에 접속하는 순서로 제n-1그룹 키(Gn-1)를 1개로 구성하며 ; 상기 제1포트(Y1)로 제1열 라인(C1)을 형성하고 상기 제2포트(Y2)로 제1행 라인(R1) 및 제2열 라인(C2)을 형성하며 상기 제3포트(Y3)로 제2행 라인(R2) 및 제3열 라인(C3)을 형성하는 순서로 상기 제n포트(Yn)로 제n-1행라인(Rn-1)을 형성하도록 구성된 키보드(KBD)를 구비하여, 마이크로 프로세서에서 상기 제1-제n-1포트(Y1-Yn-1)중 임의의 한 포트로 키스켄 데이타를 출력하면 상기 제2-제n포트(Y2-Yn)중 해당 그룹의 키가 눌려지는 포트로 키정보를 센싱하도록 동작됨을 특징으로 하는 키스캔 및 센싱회로.In a kisscan circuit having a microprocessor (CPU) for scanning and sensing a keyboard by connecting n ports of the keyboard, one side contact of the first group key G1 is connected to the first column line C1, and the second One-side contact of the n-th group key Gn-1 is connected to the n-th column line Cn-1 in the order of connecting one contact point of the group key G2 to the second column line C2. ; The other contact of the first group key G1 is connected to the second-second n-1 row line R2-R n-1 , and the other contact of the second group key G2 is connected to the third-third n-1. The n-th group key Gn-1 is constituted by one in the order of connection to the row line R3-R n-1 ; A first column line C1 is formed through the first port Y1, a first row line R1 and a second column line C2 are formed through the second port Y2, and the third port Y3 is formed. Keyboard KBD configured to form the n-th row line Rn-1 through the n-th port Yn in the order of forming the second row line R2 and the third column line C3). And outputting Kisken data to any one of the first-th n-th ports (Y1-Yn-1) by the microprocessor, the corresponding group of the second-nth ports (Y2-Yn) Keyscan and sensing circuitry, characterized in that it is operated to sense the key information to the port is pressed.
KR1019860009974A 1986-11-26 1986-11-26 Key scan circuit KR890005310B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860009974A KR890005310B1 (en) 1986-11-26 1986-11-26 Key scan circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860009974A KR890005310B1 (en) 1986-11-26 1986-11-26 Key scan circuit

Publications (2)

Publication Number Publication Date
KR880006594A KR880006594A (en) 1988-07-23
KR890005310B1 true KR890005310B1 (en) 1989-12-20

Family

ID=19253591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860009974A KR890005310B1 (en) 1986-11-26 1986-11-26 Key scan circuit

Country Status (1)

Country Link
KR (1) KR890005310B1 (en)

Also Published As

Publication number Publication date
KR880006594A (en) 1988-07-23

Similar Documents

Publication Publication Date Title
KR910000738B1 (en) Semiconductor integrated circuit adapted to carry out operation test
KR850004684A (en) Semiconductor memory
KR900702689A (en) Serial control device
JPH05151070A (en) Personal computer
GB908225A (en) Maximum signal identifying circuit employing transistors
KR890005310B1 (en) Key scan circuit
US8692142B2 (en) Circuit for determining positions of contacts on capacitive position detecting panel, touch panel module and method for detecting contacts on capacitive position detecting panel
WO2016155031A1 (en) Touch panel and touch display screen
KR0165208B1 (en) Keyboard incoding device and method thereof
CN110096931B (en) Sensor unit, fingerprint identification method, fingerprint identification chip and electronic equipment
JPS60163178A (en) Bar code data input device
KR950012358B1 (en) Apparatus for the control of couplel another computer
KR880011807A (en) Semiconductor memory
KR840005224A (en) Data communication terminal device
JPS5937882Y2 (en) error display device
JP2726214B2 (en) Image reading device
KR900003621Y1 (en) Data exchange apparatus among different processors
KR960013728B1 (en) Sustain pedal input recognizing method of electronic musical instrument
SU1439593A1 (en) Syntax analyzer
SU1554028A1 (en) Shift register with self-diagnosis
EP0379155A2 (en) Large scale integration circuit device
KR100205110B1 (en) Keyboard control system
JPS6419600A (en) Semiconductor integrated circuit device
JPH02124635A (en) Counter control circuit
JPS6038727B2 (en) Key input detection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee