KR890004676Y1 - Data maintenance circuit in the interruption of electric power - Google Patents
Data maintenance circuit in the interruption of electric power Download PDFInfo
- Publication number
- KR890004676Y1 KR890004676Y1 KR2019860010576U KR860010576U KR890004676Y1 KR 890004676 Y1 KR890004676 Y1 KR 890004676Y1 KR 2019860010576 U KR2019860010576 U KR 2019860010576U KR 860010576 U KR860010576 U KR 860010576U KR 890004676 Y1 KR890004676 Y1 KR 890004676Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- power
- microcomputer
- capacitor
- diode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2865—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 블럭다이어그램.1 is a block diagram of the present invention.
제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.
제3(a)도는 초기전원 투입시 본 고안 회로도의 각부파형도, 제3(b)도는 전원 차단시에 본 고안회로도의 각부 파형도.FIG. 3 (a) is a angular waveform diagram of the circuit diagram of the present invention when the initial power is turned on. FIG. 3 (b) is a angular waveform diagram of the circuit diagram of the present invention when the power is turned off.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 인버터 2 : 리셋트 펄스 발생부1: Inverter 2: Reset pulse generator
3 : 저전압 검출부 4 : 마이콤3: low voltage detection unit 4: microcomputer
5 : 절연형 정전원부 ZD : 제너다이오드5: Insulated electrostatic source ZD: Zener diode
D1,D2,D4: 다이오드 C1,C2,C3,C4: 콘덴서D 1, D 2, D 4 : Diodes C 1, C 2, C 3, C 4 : Capacitors
Q1,Q2,Q3: 트랜지스터Q 1, Q 2, Q 3 : Transistor
본 고안은 절연형 전원회고에서 정전시에도 마이콤의 데이타를 유지시킬수 있는 정전시 데이타 유지회로에 관한 것이다.The present invention relates to a data holding circuit in case of power failure that can maintain the data of the microcomputer even in the case of power failure in an isolated power supply recall.
일반적으로 전자기기에는 CMOS마이콤을 사용하고 있으며 또한 CMOS마이콤의 고유 특성인 저소비전류를 특성을 이용하여 AC전원이 정전되었을때 정전된 당시의 데이타를 장시간 유지하므로써 전원이 복귀되었을때 사용자가 다시 데이타를 재입력 시켜야 하는 불편함을 해소시키는 것이었다.In general, CMOS microcomputers are used for electronic devices, and low power consumption characteristics, which are inherent in CMOS microcomputers, allow users to re-use data when power is restored by maintaining data at the time of power failure when AC power is outage. It was to relieve the inconvenience of having to re-enter.
이같이 정전시 데이타를 유지시키기 위한 일반적인 방법으로 재충전 밧데리나 큰 충전 용량의 콘덴서를 사용하여 전원을 백업시킴으로써 해결하고 있으나 이는 장시간 데이타 유지가 곤란하고 또한 부품 가격이 높다는 단점이 있었다.As a general method for maintaining data in the event of a power failure, the battery is backed up by using a rechargeable battery or a capacitor having a large charge capacity, but this has a disadvantage in that it is difficult to maintain data for a long time and has a high component price.
이를 감안하여 최근의 CMOS마이콤에서는 저전압 검출부(정전 검출부)를 내장하여 정전에 의한 전원 전압을 검출하여 정전시 마이콤의 데이타 유지를 위한 프로그램 모우드로 전환시키게 하고있으며 이때 마이콤의 전원 전압 단자로 유입되는 전류는 정상 동작시 수 mA에 비해서 정전시에는 수 nA로 감소시킬 수 있다.In view of this, the recent CMOS microcom has a built-in low voltage detector (capacitance detector) to detect the power supply voltage due to power failure and to convert it into a program mode for data retention of the microcomputer during a power failure. Can be reduced to several nA during power outages compared to several mA in normal operation.
이같이 정전시에 데이타 유지를 위한 마이콤의 소비전류가 급격히 줄어들게 되어 낮은 용량의 콘덴서로도 3-4일 정도의 데이타 유지가 가능하게 되는 것이다.As such, the current consumption of the microcomputer for data retention during power outages is drastically reduced, enabling data retention of about 3-4 days even with low-capacity capacitors.
이때 정전을 감지하는 종래의 저전압 검출부는 교류 전원을 정류해서 평활한비 절연부의 맥류 전압으로부터 마이콤에 인가하기 위하여 낮은 전압으로 변환한 신호를 저전압 검출신호로 이용하였으나 이는 AC정전을 순간적으로 감지할 수 있는 있으나 절연형 전원회로를 채택하는 전자 기기 에서는 사용할 수 없는 단점과 함께 부품 구성 원가가 상승되는 단점이 있는 것이었다.At this time, the conventional low voltage detection unit for detecting a power failure uses a signal converted to a low voltage to rectify the AC power and apply it to the microcomputer from the pulsating voltage of the smooth non-isolated unit as a low voltage detection signal. However, there was a drawback that the cost of component components was increased along with the drawbacks that cannot be used in an electronic device adopting an isolated power circuit.
본 고안은 이와 같은 점을 감안하여 CMOS마이콤에 전원 전압의 정전을 검출하는 저전압 검출부 간단한 부품으로 구성한후 리셋트 펄스 발생부에서 초기 전원 인가시의 리셋트 동작과 정전시 백업 전원을 공급할 수 있게 함으로써 절연형 전원회로에 사용할수 있는 정전시 데이타 유지회로를 제공하고자 하는 것이다.In view of the above, the present invention consists of a simple component of a low voltage detector that detects a power supply voltage outage, and enables the reset pulse generator to supply reset operation when the initial power is applied and backup power when the power failure occurs. It is an object of the present invention to provide a data holding circuit in case of power failure that can be used for an isolated power supply circuit.
이와 같은 본 고안을 첨부 도면에 의거 상세히 설명하면 다음과 같다.This invention is described in detail based on the accompanying drawings as follows.
제1도는 본 고안이 블럭다이어그램으로써 절연형 정전원부(5)의 전원은 CMOS마이콤(4)의 전원 입력단자(VDD)에 이가되고 또한 리셋트 펄스발생부(2)에 인가되어 초기전원 인가시 리셋트 펄스를 인버터(1)를 통하여 리셋트단자(RT)에 인가시킴과 동시에 정전시 백업 전원을 마이콤(4)에 공급시키게 구성하며 저전압 검출부(3)에서는 정전압을 검출하여 홀드단자(HD)에 인가되는 전압을 제어하므로써 정전시 클럭발진을 정지하고 데이타 유지를 위한 프로그램 모우드를 수행하게 구성한다.1 is a block diagram of the present invention, the power supply of the insulated electrostatic source unit 5 is transferred to the power input terminal VDD of the CMOS microcomputer 4, and is applied to the reset pulse generating unit 2 when the initial power is applied. The reset pulse is applied to the reset terminal RT through the inverter 1 and at the same time, the backup power is supplied to the microcomputer 4 in case of power failure. The low voltage detector 3 detects the constant voltage and holds the hold terminal HD. By controlling the voltage applied to the power supply, the clock oscillation is stopped and a program mode for data retention is performed during power failure.
그리고 제2도는 본 고안의 회로도로써 제1도의 절연형 정전원부(5)의 출력이 단자(6)를 통하여 입력되어 콘덴서(C4)에서 충전되어 평활된 후 다이오드(D1)(D4)를 통하여 출력되게 구성하되 다이오우드(D1)를 통하여 일측으로 마이콤(4)의 전원 입력단자(VDD)에 인가되게 구성하고 타측으로 콘덴서(C2)및 저항(R3)으로 구성된 미분회로에 인가되어 저항(R2)및 다이오드(D2)가 연결되게 리셋트 펄스 발생부(2)를 구성하며 상기 리셋트 펄스 발생부(2)의 리셋트 펄스는 인버터(1)의 트랜지스터(Q1)를 통하여 반전된 후 마이콤(4)의 리셋트단자(RT)에 인가되게 구성하다.2 is a circuit diagram of the present invention, after the output of the insulated electrostatic source part 5 of FIG. 1 is input through the terminal 6 and charged and smoothed in the capacitor C 4 , the diode D 1 (D 4 ). It is configured to be output through and applied to the power input terminal (VDD) of the microcomputer (4) to one side through the diode (D 1 ) and to the differential circuit composed of a capacitor (C 2 ) and a resistor (R 3 ) to the other side To configure the reset pulse generator 2 so that the resistor R 2 and the diode D 2 are connected, and the reset pulse of the reset pulse generator 2 is the transistor Q 1 of the inverter 1 . After inverting through and configured to be applied to the reset terminal (RT) of the microcomputer (4).
또한 다이오드(D4)를 통한 출력은 제너다이오우드(ZD)와 저항(R4)(R5)을 통하여 트랜지스터(Q2)의 베이스에 인가시킴과 동시에 저항(R6)(R7)을 통하여 트랜지스터(Q3)의 베이스에 인가되게 구성하고 트랜지스터(Q2)와 상호 역구동하게 구성된 트랜지스터(Q3)의 콜렉터측에서 다이오드(D4)를 통과한 출력이 저항(R8)(R9)과 콘덴서(C3)를 통한후 마이콤(4)의 홀드단자(HD)에 인가되게 저전압 검출부(3)를 구성한다.In addition, the output through the diode (D 4 ) is applied to the base of the transistor (Q 2 ) through the zener diode (ZD) and the resistor (R 4 ) (R 5 ) and at the same time through the resistor (R 6 ) (R 7 ) On the collector side of transistor Q 3 configured to be applied to the base of transistor Q 3 and configured to backdrive with transistor Q 2 , the output passing through diode D 4 is resistor R 8 (R 9 ). ) And the low voltage detector 3 is configured to be applied to the hold terminal HD of the microcomputer 4 through the capacitor C 3 and the capacitor C 3 .
이때 홀드단자(HD)에 하이레벨이 인가될때 (정상전원 인가시)에는 정상동작을 수행하게하며 홀드단자(HD)에 로우레벨이 인가될때 (정전시) 에는 클럭 발진을 멈추고 데이타 유지를 위한 프로그램 모우드를 수행하게 된다.At this time, when the high level is applied to the hold terminal (HD) (normal power is applied), the normal operation is performed. When the low level is applied to the hold terminal (HD) (when power failure), the clock oscillation is stopped and the program for data maintenance is performed. The mode will be performed.
이와 같이 구성된 본 고안에서 초기에 AC전원이 투입되면 절연형 정전원부(5)에서는 직류 전압을 출력시키게 되며 이러한 절연형 정전원부 (5)에 출력되는 직류전원 중 다이오드(D1)를 통한 직류 정원은 마이콤(4)의 전원공급단자(VDD)에 인가됨과 동시에 리셋트 펄스 발생부(2)의 콘덴서(C2)및 저항(R3)에 의하여 미분되게 되며 콘덴서(C2)와 저항(R3)에 의해서 미분된 출력 펄스는 저항(R2)을 통하여 트랜지스터(Q1)베이스측에 공급되므로 트랜지스터(Q1) "턴온"되어 미분 펄스가 인가되는 기간동안 마이콤(4)의 리셋트단자(RT)에는 로우레벨신호가 인가되게 된다.In the present invention configured as described above, when AC power is initially input, the DC power is output from the isolated electrostatic source unit 5, and the DC power is output through the diode D 1 of the DC power output to the isolated electrostatic source 5. Is applied to the power supply terminal VDD of the microcomputer 4, and is differentiated by the capacitor C 2 and the resistor R 3 of the reset pulse generator 2 , and the capacitor C 2 and the resistor R The output pulse differentiated by 3 ) is supplied to the base of the transistor Q 1 through the resistor R 2 so that the transistor Q 1 is "turned on" and the reset terminal of the microcomputer 4 during the period in which the differential pulse is applied. The low level signal is applied to the RT.
한편 다이오드(D4)를 통한 직류 전압은 초기에 제3(a)도에서와 같이 상승되게 되나 전원전압(VDD)이 트랜지스터(Q2)의 구동전압인 VZD(제너다이오드 전압) + VR5+ VBE(Q2)(Q2의 베이스에미터간 전압) 이하일때 (제3(a)도의 t1기간)에는 저항(R6)(R7)을 통하여 트랜지스터(Q3)를 "턴온"시키므로 마이콤(4)의 홀드단자(HD)가 제3(a)도에서와 같이 로우벨로 유지된다.On the other hand, the DC voltage through the diode D 4 initially rises as shown in FIG. 3 (a), but the power supply voltage VDD is V ZD (zener diode voltage) + V R5 , which is the driving voltage of the transistor Q 2 . + V BE (Q 2) when less than (m between the voltage to the base of Q 2) (claim 3 (a) degree t 1 period), the resistance (R 6) turning on the transistor (Q 3) via a (R 7) " As a result, the hold terminal HD of the microcomputer 4 is maintained at a low bell as shown in FIG. 3 (a).
그러나 전원전압(VDD)이 제3(a)도에서와 같이 점차 상승되어 다이오드(D4)의 캐소드측으로 출력되는 전압이 트랜지스터(Q2)의 구동전압인 VZD+ VR5+ VBE(Q2)이상으로 상승하게 되면 트랜지스터(Q2)가 "턴온"되게 되고 트랜지스터(Q2)가 "턴온"되면 트랜지스터(Q3)가 "턴오프"되어 이제까지 로우레벨을 유지하던 마이콤(4)의 되고 트랜지스터(Q2)가 "턴온"되면 트랜지스터(Q3)가 "턴오프"되어 이제까지 로우레벨을 유지하던 마이콤(4)의 홀드단자(HD)에 하이레벨이 인가되게 된다.However, as shown in FIG. 3 (a), the power supply voltage VDD is gradually increased so that the voltage output to the cathode side of the diode D 4 is V ZD + V R5 + V BE (Q), which is the driving voltage of the transistor Q 2 . 2 ) Ascending above the transistor (Q 2 ) is "turned on", and when the transistor (Q 2 ) "turned on" transistor (Q 3 ) is "turned off" of the microcomputer (4) that has maintained the low level so far When the transistor Q 2 is "turned on", the transistor Q 3 is "turned off" and a high level is applied to the hold terminal HD of the microcomputer 4 which has maintained the low level.
즉, 제3(a)도에서와 같이 t1은 저전압검출부(3)에서 직류 전압이 충분히 상승되어 트랜지스터(Q2)를 구동시키기까지의 시간이며 t2은 리셋트 펄스 발생부(2)의 콘덴서(C2)및 저항(R3)에 의한 시정수로 결정되는 시간으로써 t2는 마이콤(4)의 전원 공급단자(VDD)에 직류 전원이 공급되고 홀드단자(HD)에 하이레벨 신호가 입력된후 마이콤의 명령속도(통상1-2μ sec)의 수배 이후에 리셋트가 걸리도록 설정 하여야만 마이콤의 오동작을 배제할 수 있게된다.That is, as shown in FIG. 3 (a), t 1 is a time until the DC voltage is sufficiently increased in the low voltage detection unit 3 to drive the transistor Q 2 , and t 2 is the time of the reset pulse generator 2. As a time determined by the time constant by the capacitor C 2 and the resistor R 3 , t 2 is supplied with DC power to the power supply terminal VDD of the microcomputer 4 and a high level signal is applied to the hold terminal HD. After input, it is necessary to set the reset after several times the command speed (usually 1-2 μ sec) of the microcomputer to prevent the malfunction of the microcomputer.
이와 같은 초기 전원 투입시의 동작을 다시 살펴본다.The operation at the time of initial power on will be described again.
단자(6)에는 초기 전원 투입시 제3(a)도에서와 같은 직류전원이 인가되어 전원공급단자(VDD)에 인가됨과 동시에 리셋트 펄스 발생부(2)와 저전압 검출부(3)에 인가되게 된다.When the initial power is turned on, the terminal 6 is supplied with the DC power supply as shown in FIG. 3 (a) to be applied to the power supply terminal VDD and to the reset pulse generator 2 and the low voltage detector 3. do.
리셋트 펄스 발생부(2)에서는 콘덴서(C2)와 저항(R3)으로 미분시켜 인버터(1)의 트랜지스터(Q1)에서 반전시킨후 마이콤(4)의 리셋트단자(RT)에 인가시킴으로써 리셋트단자(RT)에는 콘덴서(C2)와 저항(R3)에 의한 시정수 시간t2가 지난후에 제3(a)도에서와 같이 하이레벨로 인가되어 리셋트가 걸리게 된다.In the reset pulse generator 2, the capacitor C 2 and the resistor R 3 are differentiated and inverted in the transistor Q 1 of the inverter 1 and applied to the reset terminal RT of the microcomputer 4. As a result, after the time constant time t 2 of the capacitor C 2 and the resistor R 3 passes through the reset terminal RT, the reset terminal RT is applied at a high level as shown in FIG.
그리고 저전압 검출부(3)에서 초기 전원 투입시 전압이 제3(a)도에서와 같이 상승되나 트랜지스터(Q2)의 구동전압 VZD+ VR5+ VBE(Q2)을 넘지 않을때 (제3(a)도의 t1시간)까지는 트랜지스터(Q2)가 "턴오프"트랜지스터(Q3)가"턴온"되어 마이콤(4)의 홀드단자(HD)에 로우레벨이 인가되게 되고 점차 전원 전압이 상승하여 VZD+ VR5+ VBE(Q2)를 넘게 되면 (제3(a)도의 t1시간이후)트랜지스터(Q2)는 "턴온"되고 트랜지스터(Q3)는 "턴오프"되어 홀드단자(HD)에는 제3(a)도에서와 같이 하이레벨로 인가되게 된다.When the initial voltage is turned on in the low voltage detector 3 as shown in FIG. 3 (a), but the voltage does not exceed the driving voltage V ZD + V R5 + V BE (Q 2 ) of the transistor Q 2 (the Up to 3 (a), t 1 time), the transistor Q 2 is " turned off " the transistor Q 3 is " turned on " so that a low level is applied to the hold terminal HD of the microcomputer 4, and gradually the power supply voltage is increased. When it rises above V ZD + V R5 + V BE (Q 2 ), the transistor Q 2 is “turned on” and the transistor Q 3 is “turned off” (after t 1 hour in FIG. 3 (a)). As a result, the hold terminal HD is applied at a high level as shown in FIG. 3 (a).
이와 같이 초기 전원 투입시 콘덴서(C4)에서의 충전으로 인하여 제3(a)도에서와 같이 전원 전압이 상승하게 되며 이에 따라 리셋트 펄스 발생부(2)에서 리셋트 펄스를 발생시켜 마이콤(4)에 인가시킴과 동시에 저전압 검출부(3)에서 전원 전압이 상승되어 정상적으로 인가됨을 검출하여 마이콤(4)의 홀드단자(HD)에 하이레벨을 인가시킴으로써 세트는 정상구동 상태가 된다.As such, when the initial power is turned on, the power supply voltage increases as shown in FIG. 3 (a) due to the charging in the capacitor C 4. Accordingly, the reset pulse generator 2 generates a reset pulse to generate a microcomputer ( 4) and at the same time, the low voltage detector 3 detects that the power supply voltage is raised and is normally applied, and applies the high level to the hold terminal HD of the microcomputer 4 to bring the set into a normal driving state.
한편 상기와 같이 전원 전압이 정상적으로 투입되어 정상동작을 수행하는 도중에 정전으로 인하여 전원 전압이 차단될때 데이타가 유지되는 과정을 살펴본다.Meanwhile, as described above, the process of maintaining data when the power supply voltage is cut off due to a power failure while the power supply voltage is normally input and performing normal operation will be described.
정전이 되면 콘덴서(C4)의 충전 전압이 급격히 낮아지기 시작하므로 다이오드(D4)의 캐소우드측으로 출력되는 전압도 낮아져 VZDKVR5+ VBE(Q2)전압이하로 낮아지는 순간에 트랜지스터(Q2)는 "턴오프"되고 트랜지스터(Q2)의 "턴오프"로 트랜지터(Q3)가 "턴온"하여 홀드단자(HD)에는 즉각 로우레벨 상태 신호가 인가되어 마이콤(4)은 내부의 클럭발진을 멈추고 정전되기 이전까지 수행하던 데이타를 유지하기 위한 내부 프로그램 모우드로 전환되며 마이콤 (4)의 전원공급단자(VDD)로 흐르는 공급 전류량도 급격히 감소되게 된다.When a power failure occurs, the charging voltage of the capacitor C 4 begins to drop sharply, and thus the voltage output to the cathode side of the diode D 4 also decreases, thereby decreasing the voltage below V ZDK V R5 + V BE (Q 2 ). Q 2 ) is " turned off " and transistor Q 3 is " turned on " to transistor " Q 2 " so that the low level state signal is applied to hold terminal HD immediately. The internal clock mode to stop the internal clock oscillation and to maintain the data that was performed until the power failure, and the amount of supply current flowing to the power supply terminal (VDD) of the microcomputer 4 is also rapidly reduced.
즉 AC전원이 차단되는 정전이 되면 콘덴서(C4)의 충전전하와 함께 다이오드(D4)의 캐소드측 전압도 급격히 낮아지게 되어 VZD+ VR5+ VBE(Q2)이하가 되는 순간 트랜지스터(Q2)는 "턴오프", 트랜지스터(Q3)는 "턴온"시켜 마이콤(4)의 홀드단자(HD)에 로우레벨을 인가시킴으로써 클럭발진을 멈추고 정전동작 이전의 수행 데이타를 유지하기 위한 프로그램 모우드로 전환되게 되는 것이다.In other words, when the AC power is cut off, the voltage on the cathode side of the diode D 4 decreases rapidly along with the charging charge of the capacitor C 4 , and the transistor becomes less than V ZD + V R5 + V BE (Q 2 ). (Q 2) is "off", transistor (Q 3) is "turned on" by the microprocessor (4) hold the terminal (HD) to a low level the application by for stopping the clock oscillation keep performing data from the old electrostatic behavior of It will be converted to program mode.
이때부터 리셋트 펄스 발생부(2)의 콘덴서(C2)에 충전된 전압이 방전되어 전원공급단자(VDD)에 인가되므로 마이콤(4)내부의 단자(Vss)에서 접지를 통하여 다이오드(D2)로 흐르는 C2→VDD→VSS→D2의 폐회로가 형성되므로 마이콤(4)은 수행중이던 데이타를 유지하게 된다.Since the voltage charged in the capacitor C 2 of the reset pulse generator 2 is discharged and applied to the power supply terminal VDD, the diode D 2 is grounded through the ground at the terminal Vss in the microcomputer 4. Since a closed circuit of C 2 → VDD → VSS → D 2 flowing to) is formed, the microcomputer 4 maintains the data being executed.
즉, 콘덴서(C2)의 용량값에 의하여 데이타 유지 시간이 결정되며 콘덴서(C2)가 0.3VDD만큼 방전하게 될때 마이콤(4)을 리셋트시켜 주어 데이타를 기억하지 못하는 초기 상태로 환원시키는 것으로 다이오드(D1)는 콘덴서(C2)가 전원 공급단자(VDD)이외의 다른 경로를 통하여 방전되는 것을 방지하게 된다.That is, the data holding time determined by the capacitance of the capacitor (C 2) is shown to return to the initial status does not store the data subject to reset the microprocessor (4) when discharged by the capacitor (C 2) 0.3VDD The diode D 1 prevents the capacitor C 2 from being discharged through a path other than the power supply terminal VDD.
이상의 동작을 파형도를 살펴보면 제3(b)도의 파형도와 같다.Looking at the waveform diagram of the above operation is the waveform diagram of Figure 3 (b).
즉 제3(b)도의 파형에서 정전시부터 t3시간후에 마이콤(4)의 홀드단자(HD)에 로우레벨이 인가되는 것을 보여주고 있으며 이때 로우레벨로 떨어지는 시점은 콘덴서(C4)의 충전 전압이 VZD+ VR5+ VBE(Q2)이하로 떨어지는 시점으로 이같은 t3의 기간이 짧을수록 정전시 마이콤(4)의 데이타 유지프로그램 모우드 전환이 빠르고 데이타 유지 시간도 그만큼 길어지게 된다.That is, the waveform of FIG. 3 (b) shows that the low level is applied to the hold terminal HD of the microcomputer 4 after t 3 hours after the power failure, and at this point, the capacitor C 4 is charged at the time when the low level is applied. The shorter this period of t 3 , when the voltage falls below V ZD + V R5 + V BE (Q 2 ), the faster the data holding program mode switching of the microcomputer 4 during a power outage and the longer the data holding time.
이상에서와 같이 본 고안은 절연형 정전원부로 부터 정전 여부를 검출해내는 저전압 검출부의 구동에 따라 리셋트 펄스 발생부의 소형 전해 콘덴서(C2)로도 장시간 마이콤에서 수행중인 데이타를 유지할수가 있는 것으로 저소비 전류를 사용하는 CMOS마이콤을 내장하는 전자기기의 정전시 데이타 유지회로에 있어서 회로 구성을 간단히 할수 있는 잇점과 함께 큰 용량의 콘덴서 대신 낮은 용량의 콘덴서를 사용하므로 생산원가가 하락되는 이점이 있는 것이다.As described above, according to the present invention, the small electrolytic capacitor (C 2 ) of the reset pulse generating unit can maintain the data running in the microcomputer for a long time according to the driving of the low voltage detection unit detecting the power failure from the insulated electrostatic source unit. In the data holding circuit of an electronic device incorporating a CMOS microcom that uses current, it has the advantage of simplifying the circuit configuration, and has the advantage of lowering the production cost because a low capacity capacitor is used instead of a large capacity capacitor.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860010576U KR890004676Y1 (en) | 1986-07-19 | 1986-07-19 | Data maintenance circuit in the interruption of electric power |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860010576U KR890004676Y1 (en) | 1986-07-19 | 1986-07-19 | Data maintenance circuit in the interruption of electric power |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880003053U KR880003053U (en) | 1988-04-11 |
| KR890004676Y1 true KR890004676Y1 (en) | 1989-07-15 |
Family
ID=19253949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860010576U KR890004676Y1 (en) | 1986-07-19 | 1986-07-19 | Data maintenance circuit in the interruption of electric power |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890004676Y1 (en) |
-
1986
- 1986-07-19 KR KR2019860010576U patent/KR890004676Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880003053U (en) | 1988-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5003192A (en) | AC power switching device with non-volatile memory unit | |
| US4730287A (en) | Power supply for electronic timpiece | |
| US6208119B1 (en) | Electronic speed-control circuit | |
| JP3000633B2 (en) | Electronics | |
| US4760564A (en) | Analog electronic timepiece with charging function | |
| EP0505951B1 (en) | Microcomputer power failure control circuit | |
| US4701693A (en) | Solar battery circuit | |
| KR890004676Y1 (en) | Data maintenance circuit in the interruption of electric power | |
| JP3718725B2 (en) | Power supply for electronic watch | |
| JPS6223557B2 (en) | ||
| JPH05264751A (en) | Analog electronic clock | |
| JPH0142002B2 (en) | ||
| JP2722348B2 (en) | Oscillation circuit | |
| JPS5825453Y2 (en) | DC power supply initialization circuit | |
| KR950003220Y1 (en) | Power source protecting circuit when power fairure | |
| JP3433716B2 (en) | Analog electronic clock | |
| JPH04222427A (en) | Battery backup circuit | |
| JPH0241959Y2 (en) | ||
| JPH0720759Y2 (en) | Power supply circuit with power failure compensation malfunction prevention function | |
| JPH0393460A (en) | Two-voltage power unit | |
| JPS605639Y2 (en) | Trigger input circuit at power-on | |
| JPS6134634B2 (en) | ||
| JPH0561641B2 (en) | ||
| JPH0359450B2 (en) | ||
| KR950002022B1 (en) | Battery backup circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970619 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |