KR890004644B1 - Radiation diode array manufacturing method - Google Patents

Radiation diode array manufacturing method Download PDF

Info

Publication number
KR890004644B1
KR890004644B1 KR1019870003481A KR870003481A KR890004644B1 KR 890004644 B1 KR890004644 B1 KR 890004644B1 KR 1019870003481 A KR1019870003481 A KR 1019870003481A KR 870003481 A KR870003481 A KR 870003481A KR 890004644 B1 KR890004644 B1 KR 890004644B1
Authority
KR
South Korea
Prior art keywords
type
light emitting
layer
emitting diode
diode array
Prior art date
Application number
KR1019870003481A
Other languages
Korean (ko)
Other versions
KR880013259A (en
Inventor
김기준
박영소
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870003481A priority Critical patent/KR890004644B1/en
Publication of KR880013259A publication Critical patent/KR880013259A/en
Application granted granted Critical
Publication of KR890004644B1 publication Critical patent/KR890004644B1/en

Links

Images

Classifications

    • H01L31/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

The manufacturing method for the LED for application to FAX or photo copier comprises steps of : (a) epitaxial growth of a p-type AlGaAS(32), a n-type AlGaAS(33) and a n-type GaAS(34) with a fixed thickness in sequence on the GaAS substrate(31); (b) forming ptype region(35) by diffusing Zn at a fixed part of the epitaxial layer; (c) forming an ohmic contact(45) by etching the n-type GaAS(34); (d) forming a P-N junction, which is light emitting region, by etching a part of the p-type AlGaAS(32) and the p-type AlGaAS(32) and the n- type AlGaAS(33);(e) forming a protective film on the top layer;

Description

발광다이오우드 어레이의 제조방법Manufacturing method of light emitting diode array

제1a도는 종래 아연확산을 이용한 발광다이오우드 어레이의 단면도.Figure 1a is a cross-sectional view of a conventional light emitting diode array using zinc diffusion.

제2b도는 종래 메사에칭을 이용한 발광다이오우드 어레이의 단면도.2b is a cross-sectional view of a light emitting diode array using mesa etching in the related art.

제2도는 본 발명 발광다이오우드 어레이의 투시도.2 is a perspective view of the light emitting diode array of the present invention.

제3a도­제3l도는 본 발명 발광다이오우드 어레이의 제조공정도.3A to 3L are manufacturing process diagrams of the light emitting diode array of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 11, 31 : GaAs기판 2 : n형 GaAsP1, 11, 31: GaAs substrate 2: n-type GaAsP

3, 35 : 아연확산영역 4, 16, 39 : P형전극3, 35: zinc diffusion region 4, 16, 39: P-type electrode

5, 15, 38 : n형전극 12, 32 : P형 AlGaAs활성층5, 15, 38: n-type electrode 12, 32: P-type AlGaAs active layer

13, 33 : n형 AlGaAs투과층 14, 34 : n형 GaAs캡층13, 33: n-type AlGaAs transmission layer 14, 34: n-type GaAs cap layer

37 : PSG보호막 35 : P형 변환층37 PSG protective film 35 P-type conversion layer

30 : 발광영역 36 : Pn접합부30 light emitting region 36 Pn junction portion

본 발명은 팩시밀리 터미널 및 복사기로 이용되고 있는 광프린터헤드의 구성소자인 발광소자 어레이에 관한 것으로, 특히 각 소자가 발광다이오우드로 구성되어 있고 P형전극과 n형전극이 소자의 같은면에 존재하며 에칭으로 발광부를 형성시킨 발광다이오우드 어레이에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an array of light emitting devices that are components of optical printer heads used for facsimile terminals and copiers. In particular, each device is composed of light emitting diodes, and a P-type electrode and an n-type electrode exist on the same side of the device. A light emitting diode array in which light emitting portions are formed by etching.

정보기기의 발달에 따라 출력기기로써 고속, 고품위, 저가격이 요구되는 각종방식의 프린터가 개발되고 있으며 이와같은 요구에 맞추어 고밀도의 반도체 발광다이오우드 어레이를 이용한 프린터가 개발되고 있다.With the development of information equipment, various types of printers that require high speed, high quality, and low price have been developed as output devices, and printers using high density semiconductor light emitting diode arrays have been developed to meet such demands.

또한 전자사진기록(Electric Photographic Print) 분야인 발광다이오우드 어레이의 광방식 프린터는 반도체 레이져를 이용한 프린터와 달리 다면경과 같은 기계적 가동부를 없앰으로써 신뢰성이 높고 부품수가 적으며, 광경로길이가 짧아서 소형으로 제작이 가능하고 고속, 고품질의 기록특성을 장점으로 갖고 있기 때문에 발광다이오우드 어레이는 팩시밀리, 복사기, 프린터등으로 사용범위가 확대되어가고 있다.In addition, unlike the printer using a semiconductor laser, the optical type printer of the light emitting diode array, which is an electric photographic print field, has high reliability, fewer parts, and a small optical path length due to the elimination of mechanical moving parts such as a multi-faceted mirror. The LED diode array has been widely used in facsimile machines, copiers, printers, and the like because of its high speed and high quality recording characteristics.

제1a도는 종래 GaAsP계의 반도체에 아연을 확산시켜 만든 발광다이오우드 어레이이며 제1b도는 종래 메사에칭(Mesa etching)을 이용한 AlGaAs계의 발광다이오우드 어레이이다.FIG. 1A is a light emitting diode array made by diffusing zinc into a GaAsP semiconductor, and FIG. 1B is an AlGaAs light emitting diode array using Mesa etching.

제1a도의 발광다이오우드는 도시한 바와같이 GaAs기판(1), n형 GaAsP층(2), 아연확산영역(3), P형전극(4)과 n형전극(5)으로 구성되어 있으며 이러한 구조의 발광다이오우드는 n형 GaAsP층(2)에 아연을 확산시켜서 Pn접합을 만들었기 때문에 동형접합(Homojunction)이 되어 광출력이 낮아져서 인쇄속도가 늦어지는 단점이 있다.The light emitting diode of FIG. 1A is composed of a GaAs substrate 1, an n-type GaAsP layer 2, a zinc diffusion region 3, a P-type electrode 4 and an n-type electrode 5 as shown in FIG. Since the light emitting diode of the Pn junction is made by diffusing zinc into the n-type GaAsP layer 2, the light emitting diode becomes a homojunction and the light output is low, resulting in a slow printing speed.

제1b도의 발광다이오우드는 도시한 바와같이 GaAs기판(11), P형 AlGaAs활성층(12), n형 AlGaAs 투과층(13), n형 캡층(14), n형전극(15)과 P형전극(16)으로 구성되어 있으며 구조의 발광다이오우드는 AlGaAs가 이형접합(Heterojunction)이 되어있어서 이론적으로는 GaAsP보다 10배이상의 출력이 가능하다.As shown in FIG. 1B, the light emitting diode of FIG. 1B includes a GaAs substrate 11, a P-type AlGaAs active layer 12, an n-type AlGaAs transmission layer 13, an n-type cap layer 14, an n-type electrode 15, and a P-type electrode. It is composed of (16) and the structure of the light emitting diode AlGaAs is heterojunction (Heterojunction), theoretically 10 times more output than GaAsP.

그러나 상기 발광다이오우드는 소자구조에 수직하게 전류가 흐르므로 P형 또는 n형의 전도형을 가지고 결함이 적은 기판이 필요하며, 1200℃ 이상에서 제작된 기판위에 800℃ 근처에서 활성층, 투과층과 캡층의 에피태셜(Epitaxial)층을 성장시킬때 기판과 에피택셜층의 경계에서 결함이 생기고 상기의 결함은 소자에 직접적인 영향을 미치게 된다.However, since the light emitting diode has a current flowing vertically to the device structure, a substrate having a P-type or n-type conduction type and low defects is required, and an active layer, a transmission layer, and a cap layer near 800 ° C on a substrate fabricated at 1200 ° C or higher. When the epitaxial layer of is grown, a defect occurs at the boundary between the substrate and the epitaxial layer, and the defect directly affects the device.

또한 P형 전극(16)과 n형 전극(15)이 서로 다른면에 존재하므로 전극형성을 각각하여야 하므로 전극형성의 주원료인 금(Au)의 소모량이 많아 제조비용이 높아지는 단점이 있다.In addition, since the P-type electrode 16 and the n-type electrode 15 are on different surfaces, the electrode formation must be performed separately. Therefore, a large amount of gold (Au), which is the main raw material for electrode formation, has a disadvantage in that the manufacturing cost increases.

따라서 본 발명의 목적은 발광출력이 높은 이형접합의 AlGaAs계를 사용하여 에피택셜층과 기판사이의 경계에서 발생한 결함에 무관하도록 고순도의 에피택셜층 상부에 소자를 형성하고 P형전극과 n형전극을 한꺼번에 형성시키는 발광다이오우드 어레이의 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to form a device on the high purity epitaxial layer so as to be free from defects occurring at the boundary between the epitaxial layer and the substrate by using a heterojunction AlGaAs system with high luminous output, and to form a P-type electrode and an n-type electrode. It is to provide a method of manufacturing a light emitting diode array to form all at once.

따라서 상기와 같은 본 발명의 목적을 달성하기 위한 본 발명은 절연효과가 좋은 반 절연성 GaAs 기판상에 P형 활성층, n형 투과층, n형 캡층을 차례로 에피택셜 성장을 시키는 제1공정과, 상기 에피택셜층 표면의 소정부분에 P형 변환층을 형성시키기 위해 아연을 확산하는 제2공정과, n접촉저항부 패턴형성을 위해 n형캡층을 에칭하는 제3공정과, 상기 투과층과 활성층의 일부를 사진식각 공정을 통하여 에칭하여 각 소자의 영역을 분리시키는 제4공정과, 상기 소자의 상부에 표면 안정화를 위해 보호막을 형성하는 제5공정과 상기 소자의 표면에 적극을 형성시키는 제6공정으로 이루어짐을 특징으로 한다.Therefore, the present invention for achieving the above object of the present invention is a first step of epitaxial growth of the P-type active layer, n-type transmissive layer, n-type cap layer in turn on a semi-insulating GaAs substrate with good insulation effect, and A second process of diffusing zinc to form a P-type conversion layer on a predetermined portion of the epitaxial layer surface, a third process of etching an n-type cap layer to form an n-contact resistance part pattern, and a process of the transmission layer and the active layer A fourth process of separating a portion of each device by etching a portion through a photolithography process, a fifth process of forming a protective film on the top of the device for surface stabilization, and a sixth process of forming an active part on the surface of the device Characterized in that made.

이하 본 발명을 참조하여 상세히 설명한다. 제2도는 본 발명 발광다이오우드의 투시도로써 도시한 바와같이 GaAs 기판(31), P형 AlGaAs 활성층(32), n형 AlGaAs 투과층(33), n형 캡층(45), PSG 보호막(37), n형전극(38), P형 변환영역(35), P형전극(39)으로 구성되어 있으며 영역(30)은 에칭으로 분리된 발광부이다.Hereinafter will be described in detail with reference to the present invention. 2 shows a GaAs substrate 31, a P-type AlGaAs active layer 32, an n-type AlGaAs transmission layer 33, an n-type cap layer 45, a PSG protective film 37, as shown in the perspective view of the light emitting diode of the present invention. The n-type electrode 38, the P-type conversion region 35, and the P-type electrode 39 are formed, and the region 30 is a light emitting portion separated by etching.

제3a도-제3l도는 본 발명의 발광다이오우드 어레이의 제조공정도로써, 제3a도, 제3c도, 제3e도, 제3g도, 제3i도, 제3k도는 발광다이오우드 어레이의 정단면도를 도시한 것이며 제3b도, 제3d도, 제3f도, 제3h도, 제3j도, 제3l도는 발광다이오우드 어레이의 측면단면도를 도시한 것이다.3a to 3l are manufacturing process diagrams of the light emitting diode array of the present invention, and FIGS. 3a, 3c, 3e, 3g, 3i, and 3k are front cross-sectional views of the light emitting diode array. 3b, 3d, 3f, 3h, 3j, and 3l show side cross-sectional views of the light emitting diode array.

제3a도, 제3b도는 GaAs 기판상에 P형 AlGaAs 활성층, n형 AlGaAs 투과층, n형 GaAs 투과층을 차례로 형성하는 공정으로써, 출발물질은 절연효과가 좋은 GaAs 기판을 사용하여 상기 기판위에 액상결정성장법을 이용하여 P형 AlGaAs 활성층(32), 형 AlGaAs 투과층(33), n형 GaAs 캡층을 순차적으로 성장시킨다.3A and 3B illustrate a process of forming a P-type AlGaAs active layer, an n-type AlGaAs permeable layer, and an n-type GaAs permeable layer in order on a GaAs substrate. The starting material is a liquid phase on the substrate using a GaAs substrate having good insulation effect. The P-type AlGaAs active layer 32, the type AlGaAs transmissive layer 33, and the n-type GaAs cap layer are grown sequentially using the crystal growth method.

본 실시예에서는 반절연성 GaAs 기판을 사용하였으나 P형이나 n형의 GaAs 기판도 모두 사용해도 무방하다.In this embodiment, a semi-insulating GaAs substrate is used, but both P-type and n-type GaAs substrates may be used.

제3c도, 제3d도는 상기 에피택셜층의 소정부분에 P형 변환영역을 형성시키기 위해 아연을 확산하는 공정으로써, 상기 에피택셜층(34) 상부에 CVD(Chemical Vapor Deposition) 법으로 질화막(40)을 형성시킨 후 통상의 사진식각법으로 아연확산을 위한 창(41)을 형성하고 아연을 확산시켜 영역(35)를 P형으로 변환시킨다.3C and 3D illustrate a process of diffusing zinc to form a P-type conversion region on a predetermined portion of the epitaxial layer. The nitride film 40 is deposited on the epitaxial layer 34 by CVD (Chemical Vapor Deposition). ), Then a window 41 for zinc diffusion is formed by conventional photolithography, and zinc is diffused to convert the region 35 into a P-type.

제3e도, 제3f도는 저항접촉부 패턴형성을 위해 n형 캡층을 에칭하는 공정으로써, 상기 제3c도, 제3d도 상부의 질화막(40)을 제거해 내고나서 포토레지스트를 도포한 후 통상의 사진식각 법으로 저항접촉부(45)를 형성하고 아세톤 용액으로 남아있는 포토레지스트를 제거한다.3e and 3f are processes for etching an n-type cap layer to form a resistive contact pattern, and after removing the nitride film 40 on the top of FIGS. 3c and 3d, the photoresist is applied, and then a general photolithography process is performed. The resistive contact portion 45 is formed by the method and the photoresist remaining in the acetone solution is removed.

제3g도, 제3h도는 상기 n형 투과층과 P형활성층 일부를 에칭하여 각소자의 영역을 분리시키는 공정으로써, 상기 제3e도, 제3f도 전면에 포토레지스트를 도포하고나서 통상의 사진식각법으로 n형 AlGaAs 투과층(34)층과 P형 AlGaAs 활성층(38) 일부를 에칭하여 발광영역인 Pn 접합부(36)을 분리형성시킨다.3g and 3h are processes for etching each of the n-type transmission layer and a portion of the P-type active layer to separate regions of each element, and after the photoresist is applied to the entire surface of FIGS. 3e and 3f, ordinary photolithography is performed. By etching the portion of the n-type AlGaAs transmissive layer 34 and the portion of the P-type AlGaAs active layer 38 by a method, a Pn junction portion 36, which is a light emitting region, is formed separately.

제3i도, 제3j도는 상기 소자의 상부에 표면 안정화를 위해 보호막을 형성하는 공정으로써, 상기 제3g도, 제3h도의 상부에 통상의 CVD법으로 PSG(Phosphosilicate Glass) 막(37)을 형성한 후 통상의 사진식각법으로 전극 형성을 위해 영역(45)와 영역(35)의 상부를 노출시킨다.3i and 3j show a process of forming a protective film on the top of the device for surface stabilization, and the PSG (Phosphosilicate Glass) film 37 is formed on the top of the 3g and 3h by the conventional CVD method. After that, the upper portion of the region 45 and the region 35 is exposed to form an electrode by a conventional photolithography method.

제3k도, 제3l도는 상기 소자의 표면에 전극을 형성시키는 공정으로써, 상기 소자의 전면에 Au-Ge는 600

Figure kpo00002
, Ni는 100
Figure kpo00003
, Au는 2000
Figure kpo00004
순차적으로 증착시킨 후 통상의 사진식각법으로 P형전극(39)과 n형전극(38)을 형성시키며 저항접촉을 좋게하기 위해 400℃ 수소분위기에서 3분동안 열처리하여 소자의 제작을 끝낸다.3k and 3l are processes for forming an electrode on the surface of the device, and Au-Ge is 600 on the entire surface of the device.
Figure kpo00002
, Ni is 100
Figure kpo00003
Au is 2000
Figure kpo00004
After sequentially depositing, the P-type electrode 39 and the n-type electrode 38 are formed by a conventional photolithography method, and heat treatment is performed in a hydrogen atmosphere at 400 ° C. for 3 minutes to improve resistance contact.

상기 Au-Ge/Ni/Au 전극은 통상적으로 n형전극 재료로 쓰이는 것으로써 P형영역(35)에 대하여 접촉저항이 우수하지 않았으나 공통전극인 P형전극(39)의 접촉면적이 넓기 때문에 소자의 특성에 영향을 미치지 않으므로 P형전극(39)과 n형전극(38)을 Au/Ge/Ni/Au를 사용하여 동시에 형성시킬 수 있다.Although the Au-Ge / Ni / Au electrode is generally used as an n-type electrode material, the contact resistance of the Au-Ge / Ni / Au electrode is not excellent with respect to the P-type region 35, but the contact area of the P-type electrode 39, which is a common electrode, is large. Since the P-type electrode 39 and the n-type electrode 38 can be formed at the same time using Au / Ge / Ni / Au since they do not affect the characteristics of.

따라서 전술한 바와같은 발광다이오우드 어레이는 결정의 질이 우수한 에피택셜층 상부에 소자를 형성시키기 때문에 발광효율이 높으며 P와 n전극이 같은면에 있으므로 전극형성이 용이하고 웨이퍼 상태에서 측정이 간편하며 P형 전극 공통이므로 일반 집적회로로의 구동이 용이한 장점이 있다.Therefore, the light emitting diode array as described above has a high luminous efficiency because the device is formed on the epitaxial layer having excellent crystal quality, and since the P and n electrodes are on the same side, it is easy to form electrodes and easy to measure in the wafer state. Since common type electrodes are used, driving to a general integrated circuit is easy.

또한 반절연성 기판이 아닌 n형 기판위에 형성한 후 기판에 역전압을 걸어 절연효과를 높일 수 있으며 현재 연구진행중인 실리콘기판위에 GaAs 층을 성장시키는 이형결정성장(Hetero Crystal Growth)된 구조의 소자제작도 가능하며 수직구조가 아닌 표면에서 동작하는 구조이므로 구동회로를 포함하는 광집적회로의 제작이 가능한 잇점이 있다.In addition, it is possible to increase the insulation effect by applying a reverse voltage to the substrate after forming it on the n-type substrate instead of the semi-insulating substrate, and the device fabrication of hetero crystal growth structure in which the GaAs layer is grown on the silicon substrate currently under research It is possible to manufacture the optical integrated circuit including the driving circuit because it is possible to operate on the surface rather than the vertical structure.

Claims (3)

발광다이오우드 어레이의 제조방법에 있어서, 반도체 GaAs 기판(31)상에 소정두께의 P형 AlGaAs 활성층(32), n형 AlGaAs 투과층(33)과 n형 GaAs 캡층(34)을 차례로 에피택셜 성장하는 제1공정과, 상기 성장된 에피택셜층의 소정부위에 아연을 확산시켜 P형 변환영역(35)을 형성하는 제2공정과, 상기 n형 GaAs 캡층(34)을 에칭하여 소정의 저항 접촉부(45)를 형성하는 제3공정과, 상기 n형 AlGaAs 투과층(33)과 P형 AlGaAs 활성층(32)의 일부를 에칭하여 발광영역인 Pn 접합부(36)를 분리 형성시키는 제4공정과, 상기 소자의 상부에 표면안정화를 위해 보호막(37)을 형성하는 제5공정과, 상기에서 형성된 저항접촉부(45)와 접촉되게 n형전극(38)을 형성하고 P형전극(39)은 공통이되게 P형 변환영역(35) 표면에 형성함을 특징으로 하는 발광다이오우드 어레이의 제조방법.In the method of manufacturing a light emitting diode array, epitaxial growth of a P-type AlGaAs active layer 32, an n-type AlGaAs transmissive layer 33, and an n-type GaAs cap layer 34 on a semiconductor GaAs substrate 31 is performed in order. A first process, a second process of diffusing zinc in a predetermined portion of the grown epitaxial layer to form a P-type conversion region 35, and etching the n-type GaAs cap layer 34 to form a predetermined resistance contact portion ( A third step of forming 45), and a fourth step of etching a portion of the n-type AlGaAs transmissive layer 33 and the P-type AlGaAs active layer 32 to form a Pn junction portion 36, which is a light emitting region, and A fifth process of forming a protective film 37 on the top of the device for surface stabilization, and the n-type electrode 38 is formed in contact with the resistance contact portion 45 formed above, and the P-type electrode 39 to be common A light emitting diode array manufacturing method, characterized in that formed on the surface of the P-type conversion region (35). 상기 제1항의 제1공정에 있어서, GaAs 기판이 절연성을 갖거나 절연효과를 갖는 GaAs 기판을 사용함을 특징으로 하는 발광다이오우드 어레이의 제조방법.The method of manufacturing a light emitting diode array according to claim 1, wherein the GaAs substrate has an insulating property or a GaAs substrate having an insulating effect. 상기 제1항의 제5공정에 있어서, 반도체기판상에 Au-Ge, Ni, Au를 차례로 증착시켜 P형전극과 n형전극을 동시형성하여 P형전극과 n형전극이 같은면에 있음을 특징으로 하는 발광다이오우드 어레이의 제조방법.In the fifth process of claim 1, Au-Ge, Ni and Au are sequentially deposited on the semiconductor substrate to simultaneously form a P-type electrode and an n-type electrode so that the P-type electrode and the n-type electrode are on the same side. A method of manufacturing a light emitting diode array.
KR1019870003481A 1987-04-11 1987-04-11 Radiation diode array manufacturing method KR890004644B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870003481A KR890004644B1 (en) 1987-04-11 1987-04-11 Radiation diode array manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870003481A KR890004644B1 (en) 1987-04-11 1987-04-11 Radiation diode array manufacturing method

Publications (2)

Publication Number Publication Date
KR880013259A KR880013259A (en) 1988-11-30
KR890004644B1 true KR890004644B1 (en) 1989-11-21

Family

ID=19260696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870003481A KR890004644B1 (en) 1987-04-11 1987-04-11 Radiation diode array manufacturing method

Country Status (1)

Country Link
KR (1) KR890004644B1 (en)

Also Published As

Publication number Publication date
KR880013259A (en) 1988-11-30

Similar Documents

Publication Publication Date Title
US5453405A (en) Method of making light emitting diode bars and arrays
US4275404A (en) Monolithic opto-isolator
US5055893A (en) Light-emitting diode array with reflective layer
US4422091A (en) Backside illuminated imaging charge coupled device
JPH02174272A (en) Manufacture of light-emitting diode array
US20020070125A1 (en) Method for lift-off of epitaxially grown semiconductors by electrochemical anodic etching
US4911765A (en) Method for fabricating a monolithic integration of a laser diode and a wide aperture photo diode
KR890004644B1 (en) Radiation diode array manufacturing method
US5105236A (en) Heterojunction light-emitting diode array
GB2033155A (en) Light emissive diode structure
KR910006705B1 (en) Light emitted diode array and its manufacturing method
JPH0582829A (en) Semiconductor light receiving element
GB2040552A (en) Semiconductor Laser
KR890004987B1 (en) Optical array manufacturing method using selectional epitaxial grown
JPH08274358A (en) Iii-v compound semiconductor solar cell
JPS6140081A (en) Photo-semiconductor device
US5006907A (en) Crosstalk preventing laser diode array
JP4382902B2 (en) LED array and manufacturing method thereof
JP2958182B2 (en) Semiconductor light emitting device
US20060208265A1 (en) Light emitting diode and light emitting diode array
JPH07254731A (en) Light emitting element
US5760460A (en) Light-emitting diode array
KR890004988B1 (en) Electrode forming method of radiation element array
KR930000824B1 (en) Photo-electric integrated circuit and its manufacturing method
JP3464124B2 (en) Light emitting diode array

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011008

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee