KR890004567B1 - Making of isolation regions for semiconductor device - Google Patents

Making of isolation regions for semiconductor device Download PDF

Info

Publication number
KR890004567B1
KR890004567B1 KR1019870004240A KR870004240A KR890004567B1 KR 890004567 B1 KR890004567 B1 KR 890004567B1 KR 1019870004240 A KR1019870004240 A KR 1019870004240A KR 870004240 A KR870004240 A KR 870004240A KR 890004567 B1 KR890004567 B1 KR 890004567B1
Authority
KR
South Korea
Prior art keywords
nitride film
forming
oxide film
spacer
film
Prior art date
Application number
KR1019870004240A
Other languages
Korean (ko)
Other versions
KR880013235A (en
Inventor
박문진
류현기
김병렬
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870004240A priority Critical patent/KR890004567B1/en
Publication of KR880013235A publication Critical patent/KR880013235A/en
Application granted granted Critical
Publication of KR890004567B1 publication Critical patent/KR890004567B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Abstract

The method can suppress lifting of nitride film, and reduce pattern size by using nitride film spacer when the field oxide film is formed. The method is composed of four process: (1) forming pad oxide film and polysilicon for buffing on Si substrate; (2) forming pattern for field oxide film after forming the first nitride film and low temperature oxide film on the polysilicon, in order; (3) forming the second nitride film on the pattern; and (4) forming nitride film spacer by etching-back on the second nitride film.

Description

반도체 장치의 소자분리 산화막 형성방법Device Separation Oxide Formation Method of Semiconductor Device

제1(a)-제1(b)도는 종래 질화막 스페이서의 제조공정도.1 (a) to 1 (b) is a manufacturing process diagram of a conventional nitride film spacer.

제2도 디렘 셀의 레이아웃.Figure 2 Layout of the Dirham Cell.

제3도는 본 발명의 질화막 스페이서의 제조공정도.3 is a manufacturing process diagram of the nitride film spacer of the present invention.

본 발명은 반도체 제조공정중 집적회로 내의 개별소자를 분리하여 고립상태로 만드는 방법에 관한 것으로 특히 질화막 스페이서를 형성하여 소자분리 산화막을 형성하는 반도체 장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method for separating individual elements in an integrated circuit into an isolated state during a semiconductor manufacturing process, and more particularly, to a method for manufacturing a semiconductor device for forming a device isolation oxide film by forming a nitride film spacer.

반도체 집적회로에서 소자의 집적도를 높이기 위해서는 패턴의 크기를 축소시키는 것이 중요하다. 이때 각 개별 소자와 소자간을 전기적으로 분리하는 것이 필요하며 소자분리를 목적으로 산화막을 이용한다. 또한 소자와 소자간을 분리하는 산화막의 간격을 축소시키는 것에 의해서도 소자의 집적도를 향상시킬 수 있다.In semiconductor integrated circuits, it is important to reduce the size of patterns in order to increase the degree of integration of devices. At this time, it is necessary to electrically separate each individual device and the device, and an oxide film is used for device separation. In addition, the degree of integration of the device can be improved by reducing the distance between the oxide film separating the device from the device.

현재까지의 여러 소자분리 기술중 소자의 패턴 크기를 최소로 제어할수 있는 기술의 하나로서 질화막 스페이서를 형성하는 공정을 채택한 소자분리 기술이 있었다.As one of the techniques for controlling the pattern size of devices to the minimum, there has been a device isolation technology adopting a process of forming a nitride film spacer.

종래의 질화막 스페이서 형성방법은 제1(a)도에 도시한 바와같이 실리콘 웨이퍼(1)상에 패드 산화막(2)을 형성하고 제1질화막(3)을 형성한후 제2질화막(4)을 도포하며 상기 질화막을 에치백(Etch Back)하여 제1(b)도에 도시한 바와같이 질화막 스페이서(5)를 형성하여 패턴의 크기를 축소했었다. 그러나 상기와 같은 종래 질화막 스페이서 형성방법에서 제2질화막을 에치백할때 제2질화막만을 에칭해야 하나 제1질화막도 같이 에칭되어 제1질화막의 두께가 얇아지고 따라서 질화막 스페이서도 작아지므로 실제적으로 질화막 스페이서의 폭 제어가 어려웠다. 또한 상기 질화막 스페이서가 형성된후 통상의 습식 산화법으로 필드 산화막을 형성하면 제1질화막이 질화막의 리프팅(Lifting)현상이 일어나서 제1질화막과 제2질화막 사이로 산화막이 형성되어 이후 공정에서 질화막을 제거했을때 필드 산화막의 가장자리가 솟아오르는 결함에 발생하게 되므로 실질적으로 이 공정은 재현성이 부족하여 실제 소자 제조에는 부적합하였다.In the conventional method for forming a nitride film spacer, as shown in FIG. 1 (a), the pad oxide film 2 is formed on the silicon wafer 1, the first nitride film 3 is formed, and then the second nitride film 4 is formed. After coating, the nitride film was etched back to form a nitride film spacer 5 as shown in FIG. 1 (b) to reduce the size of the pattern. However, in the conventional method of forming the nitride film spacer, only the second nitride film should be etched when the second nitride film is etched back, but the first nitride film is etched as well, so that the thickness of the first nitride film becomes thin and thus the nitride spacer is actually reduced. Width control was difficult. In addition, if the field oxide film is formed by a conventional wet oxidation method after the nitride film spacer is formed, the first nitride film is lifted from the nitride film and an oxide film is formed between the first nitride film and the second nitride film, and when the nitride film is removed in a subsequent process. Since the edges of the field oxide film are caused by the defects that rise, the process is practically insufficient in reproducibility and is not suitable for actual device fabrication.

따라서 본 발명의 목적은 질화막 스페이서를 사용하여 필드 산화막을 형성할 때에 질화막의 리프팅 현상을 억제하면서 패턴의 크기를 줄일 수 있는 반도체장치의 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device which can reduce the size of a pattern while suppressing the lifting phenomenon of the nitride film when forming a field oxide film using the nitride film spacer.

따라서 상기와 같은 본 발명의 목적을 달성하기 위한 본 발명은 실리콘 기판상에 패드 산화막과 완충용 폴리 실리콘을 형성하는 제1공정과, 상기 완충용 실리콘상에 제1질화막과 저온 산화막을 순차적으로 형성한후 필드 산화막 형성을 위한 패턴을 형성하는 제2공정과, 상기 형성된 패턴 상부에 제2질화막을 형성하는 제3공정과, 상기 제2질화막을 에치백하여 질화막 스페이서를 형성하는 제4공정을 구비하여 폴리 실리콘을 선택적으로 산화시켜서 필드 산화막을 형성함을 특징으로 한다.Therefore, the present invention for achieving the object of the present invention as described above is a first step of forming a pad oxide film and a buffer polysilicon on a silicon substrate, and sequentially forming a first nitride film and a low temperature oxide film on the buffer silicon And a second step of forming a pattern for forming a field oxide film, a third step of forming a second nitride film on the formed pattern, and a fourth step of etching back the second nitride film to form a nitride film spacer. To selectively oxidize polysilicon to form a field oxide film.

이하 도면을 참조하여 실시예를 들어 상세히 설명한다.Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings.

제2도는 디램 셀의 레이아웃으로서 액티브영역과 필드영역만을 도시한 것이며, 제3(a)도-제3(d)도는 본 발명의 제조공정도로서 상기 제2도에서 a-a로 절단한 단면을 도시한 것이다.FIG. 2 shows only the active region and the field region as the layout of the DRAM cell, and FIGS. 3 (a) to 3 (d) show the cross section taken along aa in FIG. 2 as a manufacturing process diagram of the present invention. .

제3(a)도는 실리콘 기판(10)상에 패드 산화막(11)과 완충용 폴리 실리콘(12)을 형성하는 공정으로서, 실리콘 기판(10) 상부에 통상의 열산화법으로 50-200Å두께의 산화막(11)을 성장시키고 통상의 CVD(Chamical Vapor Deposition)법으로 완충용 폴리 실리콘을 400-600Å두께로 도포한다.3 (a) is a step of forming a pad oxide film 11 and a buffer polysilicon 12 on a silicon substrate 10, the oxide film having a thickness of 50-200 Å on the silicon substrate 10 by a conventional thermal oxidation method. (11) is grown and buffer polysilicon is applied at a thickness of 400-600 mm 3 by a conventional chemical vapor deposition (CVD) method.

제3(b)도는 상기 완충용 폴리 실리콘(12)상에 제1질화막(13)을 통상의 CVD법으로 400-600Å두께로 도포하고 LTO(Low Temperature Oxidation)법으로 2000Å의 산화막(14)을 도포한후 포토레지스트로 패턴을 형성하고 에칭을 하여 필드 산화막 형성을 위한 패턴을 형성한다.FIG. 3 (b) shows that the first nitride film 13 is applied to the buffer polysilicon 12 at a thickness of 400-600 kPa by a conventional CVD method, and the oxide film 14 of 2000 kPa is applied by a low temperature oxidation (LTO) method. After coating, a pattern is formed with a photoresist and etched to form a pattern for forming a field oxide film.

이 공정시 포토레지스트로 형성된 패턴에서 최소로 할수 있는 패턴 폭은 1.0μm까지 가능하다. 제3(c)도는 상기 형성된 패턴 상부에 제2질화막(16)을 형성하는 공정으로서, 상기 형성된 패턴의 상부에 통상의 CVD법으로 제2질화막(16)을 2000Å의 두께로 형성한다. 이 공정시에 형성되는 제2질화막의 두께로서 질화막 스페이서의 폭이 정해지게 된다.In this process, the pattern width which can be minimized in the pattern formed with photoresist can be 1.0 micrometer. FIG. 3 (c) shows a process of forming the second nitride film 16 on the formed pattern. The second nitride film 16 is formed to have a thickness of 2000 kPa on the formed pattern by a conventional CVD method. The width of the nitride film spacer is determined as the thickness of the second nitride film formed during this step.

제3(d)도는 질화막 스페이서(17)을 형성하는 공정으로서, 상기에서 형성된 제2질화막(16)을 에치백하여 질화막 스페이서(17)을 형성한다. 이 공저에서 에치백을 할때는 저온산화막(14)이 형성되어 있기 때문에 식각의 종점을 정확하게 알수 있으며, 상기 제3(b)도에서 1.0um이던 최소 선폭을 0.6μm까지 형성시킬수 있다.3 (d) shows a process of forming the nitride film spacers 17. The nitride film spacers 17 are formed by etching back the second nitride film 16 formed above. When etched back at the bottom, since the low-temperature oxide film 14 is formed, the end point of etching can be accurately known, and the minimum line width of 1.0 μm in FIG. 3 (b) can be formed to 0.6 μm.

상기 공정에서 질화막 스페이서를 형성시키고 난후에 통상의 습식 산화법으로 필드 산화막의 버어드 비크 부분까지 합하여 폭이 1.0μm이하가 되는 필드 산화막을 형성할수 있다.After the nitride film spacer is formed in the above process, a field oxide film having a width of 1.0 μm or less can be formed by adding to the burd beak portion of the field oxide film by a conventional wet oxidation method.

따라서 상술한 바와같은 본 발명을 제1질화막(13)을 형성한후 저온 산화막(14)을 한층 더 형성함으로써 보다 수직한 질화막 스페이서(17)의 형성이 가능하며 질화막의 리프팅 현상이 적으며, 질화막 스페이서 형성을 제2질화막(16) 에치백시 제1질화막의 손실이 없을 뿐 아니라 정확한 식각 종점의 확인이 가능하므로 질화막 스페이서의 폭 제어가 가능하며, 저온 산화막의 두께를 조정하여 질화막 스페이서의 폭을 조정할수 있고 질화막 스페이서의 폭을 조정하여 소자분리 산화막의 폭을 조정할수 있는데 본 발명의 방법으로는 패턴의 최소 선폭을 0.5μm까지 형성할 수 있다.Therefore, by forming the first nitride film 13 as described above, the low-temperature oxide film 14 is further formed to form a more vertical nitride film spacer 17 and less lifting phenomenon of the nitride film. When the spacer is etched back to the second nitride layer 16, there is no loss of the first nitride layer and the precise etching end point can be confirmed, thereby controlling the width of the nitride layer spacer and adjusting the thickness of the low temperature oxide layer to adjust the width of the nitride layer spacer. The width of the device isolation oxide film can be adjusted by adjusting the width of the nitride film spacer, but the minimum line width of the pattern can be formed up to 0.5 μm by the method of the present invention.

또한 본 발명을 완충용 폴리 실리콘을 사용하므로 필드 산화막 형성시 질화막의 리프팅 현상을 줄일 뿐 아니라 필드 산화막의 버어드 비크 부분을 줄이고 버어드 비크 부분의 스트레스를 감소시키는 효과가 있다.In addition, since the present invention uses the buffer polysilicon, not only the lifting phenomenon of the nitride film is formed when the field oxide film is formed, but also the burd beak portion of the field oxide film is reduced and the stress of the burd beak portion is reduced.

Claims (2)

반도체 장치의 제조방법에 있어서, 실리콘 기판(10)상에 패드 산화막(11)과 완충용 폴리 실리콘(12)을 순차적으로 형성하는 제1공정과, 상기 완충용 폴리 실리콘(12)상에 제1질화막(13)과 저온산화막(14)을 순차적으로 형성한후 필드 산화막 형성을 위한 패턴을 형성하는 제2공정과, 상기 형성된 패턴 상부에 제2질화막(16)을 형성하는 제3공정과, 상기 제2질화막(16)을 에치백하여 질화막 스페이서를 형성하는 제4공정을 구비하여 폴리 실리콘을 선택적으로 산화시켜서 필드 산화막을 형성함을 특징으로 하는 반도체 장치의 소자분리 산화막 형성방법.1. A method of manufacturing a semiconductor device, comprising: a first step of sequentially forming a pad oxide film 11 and a buffer polysilicon 12 on a silicon substrate 10; and a first process on the buffer polysilicon 12. A second process of sequentially forming the nitride film 13 and the low temperature oxide film 14 and forming a pattern for forming a field oxide film, a third process of forming a second nitride film 16 on the formed pattern, and And forming a field oxide film by selectively oxidizing polysilicon to etch back the second nitride film (16) to form a nitride film spacer. 상기 제1항에 있어서 저온 산화막(14)의 두께를 조정하여 질화막 스페이서(17)의 폭을 조정하고, 질화막 스페이서의 폭을 조정하여 소자분리를 위한 필드산화막의 폭을 조정하는 반도체 장치의 소자분리 산화막 형성방법.The device isolation method of claim 1, wherein the thickness of the low temperature oxide film 14 is adjusted to adjust the width of the nitride film spacer 17, and the width of the nitride film spacer is adjusted to adjust the width of the field oxide film for device isolation. Oxide film formation method.
KR1019870004240A 1987-04-30 1987-04-30 Making of isolation regions for semiconductor device KR890004567B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870004240A KR890004567B1 (en) 1987-04-30 1987-04-30 Making of isolation regions for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870004240A KR890004567B1 (en) 1987-04-30 1987-04-30 Making of isolation regions for semiconductor device

Publications (2)

Publication Number Publication Date
KR880013235A KR880013235A (en) 1988-11-30
KR890004567B1 true KR890004567B1 (en) 1989-11-15

Family

ID=19261096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870004240A KR890004567B1 (en) 1987-04-30 1987-04-30 Making of isolation regions for semiconductor device

Country Status (1)

Country Link
KR (1) KR890004567B1 (en)

Also Published As

Publication number Publication date
KR880013235A (en) 1988-11-30

Similar Documents

Publication Publication Date Title
US5308784A (en) Semiconductor device and method for making the same
KR100192178B1 (en) Isolation method of semiconductor device
KR950004972B1 (en) Method of forming field oxide layer on semiconductor device
US6271152B1 (en) Method for forming oxide using high pressure
JPS6015944A (en) Semiconductor device
JPS61214446A (en) Manufacture of semiconductor device
KR890004567B1 (en) Making of isolation regions for semiconductor device
JPH03152954A (en) Formation of electric field separation construction and gate construction in integrated misfet device
JPH06326091A (en) Formation method for field oxide film in semiconductor element
US4380481A (en) Method for fabricating semiconductor devices
KR100226501B1 (en) Method of forming a device isolation film of semiconductor device
KR100303438B1 (en) Device isolation method of semiconductor device
KR100364418B1 (en) Method for manufacturing semiconductor device
JPS59177940A (en) Manufacture of element isolation region
KR0123730B1 (en) Semiconductor device and its forming method
KR970013189A (en) Device isolation method of semiconductor integrated circuit
KR100342861B1 (en) Method for forming isolation of semiconductor device
KR950005273B1 (en) Manufacturing method of semiconductor device
JPS62219961A (en) Manufacture of thin film mos structure semiconductor device
KR0167260B1 (en) Manufacture of semiconductor device
KR100422960B1 (en) Method for forming isolation layer of semiconductor device
KR100209226B1 (en) Semiconductor device for cell isolation
KR950001302B1 (en) Semiconductor device isolation method
KR0154140B1 (en) Manufacture of semiconductor device
KR100301251B1 (en) Method for forming field oxide layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011008

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee