KR890004546B1 - 반도체 제조공정에 있어서 금속 패턴 형성을 위한 금속 에칭 방법 - Google Patents

반도체 제조공정에 있어서 금속 패턴 형성을 위한 금속 에칭 방법 Download PDF

Info

Publication number
KR890004546B1
KR890004546B1 KR1019870000344A KR870000344A KR890004546B1 KR 890004546 B1 KR890004546 B1 KR 890004546B1 KR 1019870000344 A KR1019870000344 A KR 1019870000344A KR 870000344 A KR870000344 A KR 870000344A KR 890004546 B1 KR890004546 B1 KR 890004546B1
Authority
KR
South Korea
Prior art keywords
photoresist
metal
thin film
metal thin
specific
Prior art date
Application number
KR1019870000344A
Other languages
English (en)
Other versions
KR880009431A (ko
Inventor
김광건
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870000344A priority Critical patent/KR890004546B1/ko
Publication of KR880009431A publication Critical patent/KR880009431A/ko
Application granted granted Critical
Publication of KR890004546B1 publication Critical patent/KR890004546B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

내용 없음.

Description

반도체 제조공정에 있어서 금속 패턴 형성을 위한 금속 에칭 방법
제1(a)도, 제1(b)도, 제1(c)도, 제1(d)도, 제1(e)도는 반도체 소자상에 원하는 금속 패턴을 형성하기 위한 공정을 나타내는 단면도.
*도면의 주요부분에 대한 부호의 설명
1 : 반도체 소자 2 : 금속박막
3 : 포토레지스트
본 발명은 반도체 제조공정에 있어서 필요한 금속 패턴을 형성하기 금속 박막을 입힌후 그 금속 박막을 원하는 형태로 형성하기 위한 금속 에칭 공정에 관한 것으로, 특히 포토레지스트 현상액에 의한 금속 에칭 방법에 관한 것이다.
반도체에 있어서 금속 박막은 집적회로에서 소자들을 적은 저항으로 연결시키는데 이용될 뿐만 아니라 내부 회로 소자들에 오믹 접촉을 하는데 쓰이며 또한 다른 박막의 특정한 모양을 형성하기 위한 중간 수단으로도 사용된다.
금속 박막의 증착은 화학적 증착과 물리적 증착의 두가지로 나누어지는데 이중 물리적 증착인 열증착, 전자선증착, 스퍼터링 증착등이 자주 사용된다.
그러나 상기의 증착방법은 반도체상에 특정한 부위에 선택적으로 금속 박막을 입히기가 어려우므로 일단 상기의 방법으로 반도체 상에 전면적으로 금속박막을 입힌후 사진 식각 공정과 금속 에칭 공정을 거쳐서 목적하는 금속막의 형태를 형성하게 된다.
사진 식각 공정은 금속이 증착된 반도체 위에 포토레지스트라는 감광물질을 입힌후 마스크 재료를 사용하여 특정 부위를 노광시키고 적정 현상액을 이용하여 원하는 부위의 포토레지스트를 제거하는 공정이며, 금속 에칭 공정은 포토레지스트가 제거된 부분의 금속에 특정한 화학반응과 화학물질을 사용하여 금속을 제거하는 공정이다.
상기와 같은 금속 박막의 형태를 형성하는 공정을 분류하면, 통상적으로 반도체 소자상에 열증착등의 증착법으로 금속 박막을 입히는 제1공정과 회전하는 장치(spinner)를 사용하여 금속박막상에 적정한 포토레지스트를 입히는 제2공정과 원하는 금속 패턴을 형성하기 위해 마스크 재료를 사용하여 포토레지스트상의 특정부위에 노광을 시키는 제3공정과 적정 현상액에 의하여 원하는 부위의 포토레지스트를 제거하는 제4공정과 상기의 공정에 의해 노출된 금속박막을 특정한 금속 에칭 방법을 사용하여 에칭하는 제5공정과 형성된 금속패턴을 외형으로 나오게 하기위해 아세톤 용액등을 사용하여 남아있는 포토레지스트를 제거하는 제6공정으로 수행하여 왔었다.
상기의 공정중에서 포토레지스트를 현상하는 제4공정과 에칭하는 제5공정을 다시 살펴보면, 마스크 재료를 사용하여 포토레지스트를 노광하고 현상액에 의하여 특정 부위의 포토레지스트를 제거하고 이온이 제거된 물로 반도체에 묻어 있는 현상액을 세척하고 나서, 물기를 말리고 또 다른 개스 물질들과 반도체의 반응을 막기위해 질소개스 세척을 행하고 난후에 다시 기증착된 금속 박막의 노출된 부분을 특정한 금속 에칭 방법을 사용해서 금속을 에칭하는 복잡한 공정을 거친다.
따라서 본 발명의 목적은 특정 금속을 에칭시키는 성분을 가진 특정한 현상액을 사용하여 원하는 부분의 포토레지스트와 금속을 한번에 제거함으로써, 상기 제4공정과 제5공정의 두번의 공정을 한번의 공정으로 수행함으로써 제조공정을 단축하고 제4공정에서 제5공정으로 넘어갈때 통상적으로 실시하고 있는 세척작업을 배재함으로서 반도체 제조방법을 간단히 할수 있도록 함을 발명의 목적으로 한다.
따라서 상기와 같은 목적을 달성하기 위해, 반도체기판상에 특정 금속박막을 증착하는 제1공정과, 기 증착된 금속박막상에 포토레지스트를 스핀코팅하는 제2공정과, 포토레지스트위에 마스크 재료를 사용하여 패턴 형성을 위해 자외선 광원에 노광을 시키는 제3공정과, 특정 금속을 에칭하는 성분을 가진 특정한 현상액을 사용하여 원하는 부위의 포토레지스트를 현상 제거하고 연속적으로 노출된 금속을 에칭하는 제4공정과 형성된 금속 패턴을 외형으로 드러나게 하기 위한 나머지 포토레지스트를 제거하는 제5공정으로 함을 특징으로 한다.
이하 본 발명을 도면을 참조하여 구체적인 실시예를 들어 설명한다.
제1(a)도는 갈륨비소(GaAs) 반도체기판(1)상에 알루미늄 금속박막(2)을 증착시키는 공정으로서 먼저 갈륨비소(GaAs) 반도체 기판(1)을 잘 세척한 후 4×10-6Torr의 진공도하에서 잘 연마된 표면의 상부에 알루미늄 금속을 전자선 증착방법에 의해 1㎛의 두께로 증착시킨다.
제1(b)도는 기 증착된 알루미늄 금속 박막(2)상에 포토레지스트(3)를 코팅하는 공정으로서, 코팅하기전에 기판을 110℃ 정도의 온도로 약 30분간 베이킹해서 기판에 묻어 있는 수분을 증발시켜 포토레지스트의 코팅을 고르게 하고 기판과의 접착을 좋게한 후 기 증착된 알루미늄 금속박막(2)상에 AZ 1470포지티브 포토레지스트를 떨어뜨리고 회전 장치를 사용하여 6500rpm의 회전수로 스핀코팅한다.
제1(c)도는 포토레지스트(3)상에 마스크를 사용하여 자외선 광원에 노광시키는 공정으로서, 노광시키기전에 포토레지스트(3)를 굳히고 금속 박막(2)과의 접촉을 좋게하며 마스크의 오염을 막기위해서 85℃의 온도에서 약 30분간 베이킹한 후 포토레지스트(3)상에 마스크를 사용하여 자외선 광원에 약 17초 동안 노광시키며 (4)부분을 노광되어진 포토레지스트이다.
제1(d)도는 노광된 포토레지스트(4)를 현상 제거하고 연속적으로 노출된 알루미늄 금속 박막(2)을 에칭하는 공정으로 18℃의 실내온도에서 알루미늄 에칭이 가능한 NaOH를 4% 포함하는 AZ 351 현상액을 물에 3배 희석시킨 용액으로 노광된 부분의 포토레지스트(3)를 현상 제거하고 연속적으로 같은 용액을 이용하여 노출된 알루미늄 금속 박막(2)을 3분간 에칭한다.
본 발명에서는 알루미늄의 에칭 용액으로 NaOH를 사용하였으나 알칼리계의 KOH를 사용할 수도 있으며 통상 인산, 질산, 초산등의 혼합용액을 사용함은 공지의 사실이다.
제1(e)도는 남아있는 포토레지스트(3)를 제거하는 공정으로서, 아세톤 용액으로 나머지 포토레지스트를 전부 제거해서 형성된 금속 패턴을 외형으로 드러나게 함으로써 소망의 금속 패턴을 형성하게 된다.
상기의 제조 공정은 반도체 제조 공정에 있어서 게이트 전극 형성 공정과 금속을 스페이서로 사용하는 리프트오프(lift-off) 공정과 그밖에 기타 금속의 원하는 모양을 형성하는 공정등에 사용이 가능하다.
본 발명에서는 반도체 기판상에 알루미늄의 금속박막을 사용하였으므로 NaOH를 포함한 AZ 351 현상액을 사용하여 노광된 포토레지스트를 현상하고 연속적으로 노출된 알루미늄을 에칭하였으나 이외에도 반도체기판상의 금속 박막을 다른 특정 금속을 사용하였을 경우에도 그 특정 금속을 에칭할 수 있는 성분을 가진 특정한 현상액을 사용한다면 포토레지스트(3)의 현상공정과 금속막(2)의 에칭 공정을 한번에 수행할 수 있게 된다.
따라서 본 발명의 특정한 포토레지스트 현상액과 이 현상액에 에칭이 가능한 특정한 금속을 사용하여 금속박막을 원하는 형태로 형성하는 공정에 있어서 포토레지스트 현상공정과 금속 에칭 공정을 연속적으로 행함으로서 상기의 두 공정을 하나로 줄이고 통상적으로 두 단계 사이에 있는 세척 공정등을 줄이므로서 공정횟수와 시간의 단축, 제조원가를 절감하는 효과를 가지게 된다.

Claims (2)

  1. 금속 패턴 형성을 위한 금속에칭 방법에 있어서, 반도체 기판(1)상에 특정 금속박막(2)을 입히는 제1공정과, 상기 금속박막위에 포토레지스트(3)를 코팅하는 제2공정과, 포토레지스트 위에 마스크 재료를 사용하여 패턴형성을 위해 자외선 노광을 시키는 제3공정과, 특정금속을 에칭하는 성분을 가진 특정한 현상액을 사용하여 원하는 부위의 포토레지스트(4)와 금속(2)을 연속적으로 제거하는 제4공정과, 나머지 포토레지스트를 제거하는 제5공정을 구비함을 특징으로 하는 금속 에칭방법.
  2. 제1항에 있어서, 상기 금속박막이 알루미늄 금속박막이며 상기 현상액에는 소정의 알칼리계의 수산화물이 혼합되어 있음을 특징으로 하는 금속 에칭 방법.
KR1019870000344A 1987-01-17 1987-01-17 반도체 제조공정에 있어서 금속 패턴 형성을 위한 금속 에칭 방법 KR890004546B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870000344A KR890004546B1 (ko) 1987-01-17 1987-01-17 반도체 제조공정에 있어서 금속 패턴 형성을 위한 금속 에칭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870000344A KR890004546B1 (ko) 1987-01-17 1987-01-17 반도체 제조공정에 있어서 금속 패턴 형성을 위한 금속 에칭 방법

Publications (2)

Publication Number Publication Date
KR880009431A KR880009431A (ko) 1988-09-15
KR890004546B1 true KR890004546B1 (ko) 1989-11-13

Family

ID=19259004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870000344A KR890004546B1 (ko) 1987-01-17 1987-01-17 반도체 제조공정에 있어서 금속 패턴 형성을 위한 금속 에칭 방법

Country Status (1)

Country Link
KR (1) KR890004546B1 (ko)

Also Published As

Publication number Publication date
KR880009431A (ko) 1988-09-15

Similar Documents

Publication Publication Date Title
US3982943A (en) Lift-off method of fabricating thin films and a structure utilizable as a lift-off mask
US3962004A (en) Pattern definition in an organic layer
US4015986A (en) Method of developing and stripping positive photoresist
US3873361A (en) Method of depositing thin film utilizing a lift-off mask
US4115120A (en) Method of forming thin film patterns by differential pre-baking of resist
JPS5812344B2 (ja) 銅を基材とする金属パタ−ンの形成方法
US3508982A (en) Method of making an ultra-violet selective template
JPS56122130A (en) Method for forming pattern of thin film transistor
US4871651A (en) Cryogenic process for metal lift-off
EP0072933B1 (en) Method for photolithographic pattern generation in a photoresist layer
US4202703A (en) Method of stripping photoresist
CN1397986A (zh) 金属剥离方法
US3415648A (en) Pva etch masking process
KR890004546B1 (ko) 반도체 제조공정에 있어서 금속 패턴 형성을 위한 금속 에칭 방법
US4259369A (en) Image hardening process
KR100593653B1 (ko) 1 미크론 이하의 폭을 갖는 금속 라인을 형성하기에적절한 패턴의 제조 방법
EP0058214B1 (en) Method for increasing the resistance of a solid material surface against etching
US4289573A (en) Process for forming microcircuits
JPH08316121A (ja) レジストパターン形成方法
US3537925A (en) Method of forming a fine line apertured film
JPH08220771A (ja) パターン形成方法
JPH03119720A (ja) リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法
US3773670A (en) Novel etchant for etching thin metal films
US20010010229A1 (en) Ozone cleaning of wafers
US3591465A (en) Selective silicon groove etching using a tantalum oxide mask formed at room temperatures

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011008

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee