KR890003766B1 - Dial pulse transmitting method and circuit - Google Patents

Dial pulse transmitting method and circuit Download PDF

Info

Publication number
KR890003766B1
KR890003766B1 KR1019860005282A KR860005282A KR890003766B1 KR 890003766 B1 KR890003766 B1 KR 890003766B1 KR 1019860005282 A KR1019860005282 A KR 1019860005282A KR 860005282 A KR860005282 A KR 860005282A KR 890003766 B1 KR890003766 B1 KR 890003766B1
Authority
KR
South Korea
Prior art keywords
dial pulse
make
time
dial
data
Prior art date
Application number
KR1019860005282A
Other languages
Korean (ko)
Other versions
KR880001133A (en
Inventor
정태현
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019860005282A priority Critical patent/KR890003766B1/en
Publication of KR880001133A publication Critical patent/KR880001133A/en
Application granted granted Critical
Publication of KR890003766B1 publication Critical patent/KR890003766B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/26—Devices for calling a subscriber
    • H04M1/30—Devices which can set up and transmit only one digit at a time
    • H04M1/50—Devices which can set up and transmit only one digit at a time by generating or selecting currents of predetermined frequencies or combinations of frequencies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/02—Calling substations, e.g. by ringing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

The circuit for providing the dial pulse automatically comprises; a hardware system including a CPU (10), a memory (20), an interface circuit (30), a relay driving circuit (50), for providing on/off driving signal of a relay driving circuit (60) for providing make/ drive signal of the dial pulse; and a software including a first step for comparing the make time (MT1) and the module make time (MT), a second step for comparing the break time (BT1) and a module break time (BT), and a step for controlling the make/break signal.

Description

사설교환기의 다이얼펄스 송출방법 및 회로Dial pulse transmission method and circuit of private exchange

제1도는 종래 회로도.1 is a conventional circuit diagram.

제2도는 본 발명에 따른 블럭도.2 is a block diagram according to the present invention.

제3도는 본 발명에 따른 제2도의 구체회로도.3 is a detailed circuit diagram of FIG. 2 in accordance with the present invention.

제4도는 본 발명에 따른 각 트렁크에 대응한 메모리 지정맵.4 is a memory designation map corresponding to each trunk according to the present invention.

제5도는 본 발명에 따른 흐름도.5 is a flow chart according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : CPU 20 : 메모리부10: CPU 20: memory part

30 : 인터페이스회로 40 : 래치회로30: interface circuit 40: latch circuit

50 : 릴레이 드라이버 60 : 릴레이 구동부50: relay driver 60: relay driver

본 발명은 사설교환기의 다이얼펄스(Dial Pulse)송출에 관한 것으로, 특히 소프트웨어적으로 다이얼펄스를 송출하도록 모듈(Module)를 삽입하여 다이얼펄스를 발생 할 수 있는 사설교환기의 다이얼펄스 송출회로 및 방법에 관한 것이다.The present invention relates to a dial pulse transmission of a private exchange, and more particularly, to a dial pulse transmission circuit and a method of a private exchange capable of generating a dial pulse by inserting a module to send a dial pulse in software. It is about.

제1도는 종래회로도로서, 중앙처리장치(도시하지 않았음)에서 디코더(Decoder)를 통한 제어신호가 단자(100), (103)를 통해 래치(LAT) 및 타이어(TIM)에 입력되고, 단자(102)를 통해 송출 다이얼에 대한 데이타가 래치(LAT)로 입력되면 타이머(TIM)에 연결된 가변저항(VR)의 가변에 따라 M/B(Make/Break)타임이 66.6ms : 33.3ms으로 M/B율이 결정되어 출력된다. 이때 이 신호가 낸드게이트(NA2-NA4)로 입력됨과 동시에 반전게이트(N1)를 통해 낸드게이트(NA1)로 입력되면, 상기 낸드게이트(NA1)에서 발생되는 M1B율에 따라 트랜지스터(Q1)를 온/오프하여 발광다이오드(LED)를 구동한다.1 is a conventional circuit diagram, in which a control signal through a decoder is input to a latch LAT and a tire TIM through terminals 100 and 103 in a central processing unit (not shown). When the data for the outgoing dial is input to the latch LAT through 102, the M / B (Make / Break) time is 66.6 ms: 33.3 ms according to the variable of the variable resistor VR connected to the timer TIM. The / B rate is determined and output. At this time, when the signal is input to the NAND gates NA2-NA4 and simultaneously input to the NAND gate NA1 through the inverting gate N1, the transistor Q1 is turned on according to the M1B rate generated by the NAND gate NA1. The LED is driven by turning on / off.

상기 발광다이오드(LED)의 구동상태에 따랄 상태를 디스플레이하며, 상기 낸드게이트(NA2-NA7)에서는 상기 타이머(TIM)의 출력신호와 래치(LAT)로 부터 출력 되는 신호에 따라 낸드게이투(NA2-NA7)의 출력 논리값이 결정되는데, 단자(103)로 입력되는 인에이블신호에 다라 래치(LAT)가 인에이블된다. 그리고 단자(102)로 입력되는 데이타가 래치(LAT)에서 래치되어 낸드게이트(NA2-NA4)를 통해 논리화되고, 상기 낸드게이트(NA2-NA4)의 출력이 상기 래치(LAT)의 출력과 낸드게이트(NA5-NA7)에 입력되어 소정의 논리화된 결과신호가 발생한다. 이때 릴레이 라인드라이버(RLD)에서 드라이빙되어 "로우" 또는 "하이"로 출력되는 "로우"신호를 받는 해당 릴레이(RL1-Rln)만 구성되어 100ms 주기로 M/B율에 따라 트렁크 릴레이 스Display the state according to the driving state of the light emitting diode (LED), and the NAND gate (NA2) according to the output signal of the timer (TIM) and the signal output from the latch (LAT) in the NAND gate (NA2-NA7) An output logic value of -NA7 is determined, and the latch LAT is enabled according to the enable signal input to the terminal 103. Data input to the terminal 102 is latched in the latch LAT to be logic through the NAND gate NA2-NA4, and the output of the NAND gate NA2-NA4 is NAND and the output of the latch LAT. Input to gates NA5-NA7 generate a predetermined logical result signal. At this time, only the corresponding relays (RL1-Rln) which are driven by the relay line driver (RLD) and receive the "low" signal output as "low" or "high" are configured, and the trunk relay

위치(Rys)를 온/오프한다. 즉, 상기 트렁크릴레이스위치(Rys)의 온/오프에 따라 다이얼펄스를 만들어 송출해야 하는 모든 국선에 다이얼 신호를 송출시켜 왔었다.Turn position Rys on / off. That is, the dial signal has been transmitted to all trunk lines which must be made by transmitting dial pulses according to the on / off of the trunk relay switch Rys.

따라서 종래에는 모두 하드웨어(Hard ware)적인 방법에 의해 실현되므로 구성자체가 복자잡할 뿐만 아니라 상기 회로구성의 복잡화로 인하여 PCB(Printed Circuit Board)의 테스트(Test)가 어렵고, 테스트상에서 신뢰성이 낮아지는 문제점이 있었다.Therefore, in the related art, since all components are realized by a hardware method, not only the component itself is complicated, but also the test of the PCB (Printed Circuit Board) is difficult due to the complexity of the circuit configuration, and the reliability of the test becomes low. There was a problem.

따라서 본 발명의 목적은 간단한 하드웨어 구성과 소프트웨어(Soft ware)적인 방법에 의해 정확한 다이얼펄스를 송출할 수 있는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit capable of transmitting accurate dial pulses by a simple hardware configuration and a software method.

본 발명의 다른 목적은 M/B타임 모듈을 설정하여 각 트렁크에 다이얼신호를 공급할 수 있는 방법에 제공함에 있다.Another object of the present invention is to provide a method for supplying a dial signal to each trunk by setting the M / B time module.

본 발명의 또다른 목적은 구성회로의 단순화로 공구절감을 할수 있으며 신뢰성이 향상된 통신 시스템을 제공함에 있다.Another object of the present invention is to provide a communication system that can reduce tooling and improve reliability by simplifying a configuration circuit.

따라서 상기목적을 수행하기 위한 본 발명은 입력하는 데이타와 프로그램을 처리하여 그에 따른 제어 및 데이타신호를 출력하는 중앙처리장치(이하 "CPU"라 칭함)와, 다이얼을 제어하기 위한 프로그램의 고정 데이타와 랜덤으로 처리하는 데이타가 저장되는 메모리부와, 상기 CPU와 메모리부에서 처리된 데이터가 다이얼펄스 송출단으로 원활히 출력될 수 있도록 하는 인터페이스회로와, 상기 인터페이스회로 출력을 인에이블신호에 따라 래치하는 래치회로와, 상기 래치회로의 출력이 M/B율 발생에 따른 충분한 신호가 되도록 드라이버하는 릴레이 드라이버와, 상기 릴레이 드라이버의 출력에 따라 온/오프되어 M/B율에 따른 다이얼펄스가 발생되는 릴레이 구동부로 구성되어 있고, 프로그램에서는 2ms마다 메이크/브레이크 발생에 따른 각 트렁크에 숭출할 다이얼펄스 데이타가 있을시 다이얼펄스의 메이크를 만들기 위하여 메이크타임을 33에서 다운카운팅하여 카운터값이 0이면 릴레이를 오프시키는 메이크율 발생하는 제 1단계와, 각 트렁크에 송출할 펄스데이터에 따라 브레이크 타임을 다운카운팅하여 카운터값이 0이면 릴레이를 온시키는 66에서 브레이크를 발생하는 제2단계와, 상기 제1, 2단계에서 각 트렁크에 송출한 다음 펄스를 송출하기 위하여 초기메이크/브레이크타임인 33/66으로 메이크/브레이크타입 카운터를 초기화 하는 제3단계로 이루어짐을 특징으로 한다.Therefore, the present invention for carrying out the above object is a central processing unit (hereinafter referred to as "CPU") for processing the input data and the program and outputs the control and data signals according to the above, fixed data of the program for controlling the dial and A memory for storing randomly processed data, an interface circuit for smoothly outputting data processed by the CPU and the memory to a dial pulse sending end, and a latch for latching the interface circuit output according to an enable signal A circuit, a relay driver for driving the output of the latch circuit to a sufficient signal according to the M / B rate generation, and a relay driver for turning on / off according to the output of the relay driver to generate dial pulses according to the M / B rate. In the program, every 2ms is attached to each trunk according to make / break. When there is dial pulse data, the first step of generating a make rate of down counting at 33 to make a dial pulse and turning off the relay when the counter value is 0, and break time according to pulse data to be transmitted to each trunk. The second step of generating a brake at 66 to turn on the relay when the counter value is 0, and the initial make / break time 33 / to output the pulse after transmitting to each trunk in the first and second steps, 66 is a third step of initializing the make / brake type counter.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 블럭도로서, 입력하는 다이얼펄스 데이타와 프로그램을 처리하여 그에따른 제어및 데이타 신호를 출력하는 CPU(10), 다이얼펄스 송출에 따른 프로그램의 고정 데이타와 랜덤으로 처리할 데이타가 저장되어 상기 CPU(10)의 제어를 받아 출력될 수 있도록 어드레스 데이타 및 제어버스와 연결된 메모리부(20)와, 상기 CPU(10)와 메모리부(20)와 연결되어 이를 통해 출력된 데이타가 다이얼펄스 송출단으로, 원활히 출력될 수 있도록 하는 인터페이스회로(30)와, 상기 인터페이스회로(30)의 출력과 연결되어 이를 통해 출력된 데이타를 래치하는 래치회로(40)와, 상기 래치회로(40)를 통한 신호를 라인드라이브하여 후술하는 릴레이구동부(60)와 연결된 구동신호를 제공하는 릴레이 드라이버(50)와, 상기 릴레이 드라이버(50)의 출력 상태 논리에 따라 해당릴레이가 온/오프되어 M/B율에 따라 다이얼펄스를 발생시키는 릴레이 구동부(60)로 구성된다.2 is a block diagram according to the present invention, which includes a CPU 10 for processing input dial pulse data and a program and outputting control and data signals according to the present invention, fixed data of a program according to dial pulse transmission, and data to be randomly processed. Is stored in the memory unit 20 connected to the address data and the control bus so as to be output under the control of the CPU 10, and the data output through the connection is connected to the CPU 10 and the memory unit 20 An interface circuit 30 for smoothly outputting the dial pulse output terminal, a latch circuit 40 connected to an output of the interface circuit 30 to latch data outputted therethrough, and the latch circuit 40. A relay driver 50 for providing a drive signal connected to the relay driver 60 to be described later by line driving a signal through the signal and the output state logic of the relay driver 50. La is the relay ON / OFF consists of a relay driving unit 60 for generating a dial pulse according to the M / B ratio.

따라서 본 발명의 일실시예를 상술한 구성에 의거하여 간단히 기술하면 메모리부(20)에 트렁크(Trunk)수만큼 영역을 지정한 후 각 트렁크에 송출한 다이얼펄스가 있을시 2ms에 대한 M/B율 발생시간을 기준으로 송출할 저장된 다이얼펄스를 CPU(10)에서 연산 비교하여 순차적으로 출력하면 인터페이스회로(30)를 지나 래치회로(40)에 래치된다.Therefore, if one embodiment of the present invention is briefly described based on the above configuration, the M / B rate for 2ms when there is a dial pulse transmitted to each trunk after designating the area as the number of trunks in the memory unit 20 When the stored dial pulses to be sent out based on the generation time are compared in the CPU 10 and sequentially outputted, they are latched by the latch circuit 40 through the interface circuit 30.

이때 이신호가 래치회로(40)에서는 선택된 어드레스를 통해 래치한다. 상기 래치된 데이타는 다이얼 펄스제어용 송출데이타로 렐레이드라이버(50)에 입력된다. 상기 릴레이드라이버(50)에서 상기 신호를 출력하여 릴레이 다이얼펄스가 발생된다. 이때 해당 트렁크 릴레이스위치(Rys)가 온/오프되어 다이얼펄스가 발생된다. 이때 해당 트렁크를 통해 상기 메이크/브레이크 타임에 맞게 다이얼펄스가 송출된다.At this time, this signal is latched by the latch circuit 40 through the selected address. The latched data is input to the relay driver 50 as transmission data for dial pulse control. The relay driver 50 outputs the signal to generate a relay dial pulse. At this time, the trunk relay switch Rys is turned on / off to generate a dial pulse. At this time, dial pulses are transmitted through the trunk in accordance with the make / break time.

제3도는 본 발명에 따른 제2도의 구체회로도로서, 메모리(20)는 롬(ROM : Read Only Memory), 램(RAM : Random Access Memory)로 구성되어 있다. 릴레이 구동회로(RL1-RL3)로 구성된 부분은 릴레이구동부(60)에 대응된다.3 is a detailed circuit diagram of FIG. 2 according to the present invention. The memory 20 includes a read only memory (ROM) and a random access memory (RAM). The portion constituted by the relay driving circuits RL1-RL3 corresponds to the relay driver 60.

CPU(10)은 제2도와 동일 명칭 및 부호를 사용한 것으로 롬(ROM)과 램(RAM)으로 구성된 메모리부(20)와의 어드레스, 데이타버스 및 제어버스와 연결되어 있으며, 인터페이스회로(30)는 상기 CPU(10)의 제어에 의해 처리된 데이타를 용이하게 전송될 수 있도록 CPU(10) 및 메모리부(20)의 롬(ROM), 램(RAM)의 입출력 라인과 연결되어 있다. 상기 인터페이스회로(30)의 제1-4출력라인(31-34)에 래치회로(40)가 연결되어지는데, 상기 제1출력라인(30)는 래치회로(40)의 인에이블단(E)에 연결된다. 그리고 상기 래치회로(40)의 출력단(Q0-Q5)은 릴레이 드라이버(50)의 입력단(I1-I6)에 연결하고, 상기 릴레이 드라이버(50)의 출력단(Q1-Q6)에 릴레이구동부(60)의 릴레이 구동회로(RL1-RLn)를 연결하여 트렁크 릴레이 스위치(Rys)를 제어할 수 있도록 구성되어 있다.The CPU 10 uses the same names and symbols as those in FIG. 2, and is connected to the address, data bus, and control bus of the memory unit 20 including ROM and RAM, and the interface circuit 30 It is connected to the input / output lines of the ROM and RAM of the CPU 10 and the memory unit 20 so that the data processed by the control of the CPU 10 can be easily transferred. The latch circuit 40 is connected to the first-4 output lines 31-34 of the interface circuit 30, and the first output line 30 is the enable end E of the latch circuit 40. Is connected to. The output terminals Q0-Q5 of the latch circuit 40 are connected to the input terminals I1-I6 of the relay driver 50, and the relay driver 60 is connected to the output terminals Q1-Q6 of the relay driver 50. It is configured to control the trunk relay switch Rys by connecting the relay driving circuits RL1-RLn.

제4도는 각 트렁크에 대응한 메모리 지정맵(Map)이며, T1-TX, TY는 각 트렁크로 송출할 다이얼 펄스의수를 저장하는 램(RAM)메모리를 도시한것이다.4 is a memory designation map corresponding to each trunk, and T1-TX and TY show a RAM memory for storing the number of dial pulses to be sent to each trunk.

재5도는 본 발명에 따른 흐름도로써, 사설교환기의 다이얼 송출을 위해 2ms주기로 각 트렁크로 송출한 다이얼펄스 데이타가 있을시 송출 플렉세팅 상태에서 메이크타임1(MT1)을 모듈메이크타임(MT)와 비교하여 같으면 메이크를 발생하고 다운카운팅하는 제1단계와, 각 트렁크로 송출할 다이얼펄스 데이타에 따라 송출플렉시 브레이크타임1(BT1)을 모듈브레이크타임(BT)과 비교하여 같으면 브레이크를 발생하고 다운카운팅하는 제2단계와, 상기 제1, 2단계에서 각 트렁크로 송출할 다이얼펄스를 모두 송출했을시 다음 다이얼 펄스 송출을 위해 모듈메이크타임(MT)/모듈브레이크타임(BT)을 메이크타임1(MT1)/브레이크타임1(BT1) 발생영역으로 전송하여 메이크/브레이크를 조절하는 제3단계로 구성되어 프로그램으로 다이얼펄스의 메이크/브레이크를 조절하여 송출 할 수 있도록 구성되어 있다.FIG. 5 is a flow chart according to the present invention. When dial pulse data transmitted to each trunk is transmitted every 2ms for dialing out of a private exchange, make time 1 (MT1) is compared with module make time (MT) in transmission setting. If it is equal to the first step of generating and down counting, and the transmission flex break time 1 (BT1) is compared with the module break time BT according to the dial pulse data to be sent to each trunk, the brake is generated and down counted. When the dial pulses to be transmitted to each trunk are transmitted in the second step and the first and second steps, the module make time MT and the module brake time BT are made for the next dial pulse transmission. It is composed of the 3rd step of adjusting make / break by transmitting to the area where the break / break time 1 (BT1) is generated, and sending out the program by adjusting the make / break of the dial pulse. It can be configured to allow.

따라서 본 발명의 구체적 일실시예를 상술한 제3, 4, 5도면네 의거하여 상세히 설명하면, 제4도와 같이 트렁크 수만큼 지정되어 있는 T1-TX,TY는 각 트렁크마다 다이얼펄스를 송출할 필요가 있을시 펄스데이타를 저장(디지트1인 경우 1, 디지트2인 경우 2…)할 수 있는 메모리맵이라 볼때 이를 메모리부(20)에 설정한 후 모듈메이크타임(이하 "MT"이라 칭함)은 메이크율/2ms로 한다. 메이크타임1(이하 "MT1"이라 칭함)은 메이크율을 만들기 위해 감소되는 값이 되도록 하고, 모듈브레이크타임(이하 "BT"라 칭함)은 브레이크율/2ms로 하고, 브레이크타임1(이하 "BT1"이라 칭함) 브레이크율을 만들기 위해 감소값을 가지도록 한다. 즉, MT1의 초기치 MT와 동일하고 BT1의 초기치는 BT와 동일하며, 또한 MT와 BT는 M/B율의 기준이 된다. 초기 시스템 온과 동시에 다이얼펄스 송출시 메모리부(20)의 롬(ROM)으로 부터 고정데이타나 프로그램이 메모리(20)의 램(RAM)영역으로 이송된다. 상기 과정은 사설교환기에 잇어서 공통적인 초기화실행으로 본 발명의 다이얼송출을 제공하기 위한 프로그램도 동시에 로딩(Loading)된다. 가입자측 라인을 통해 받아들여진 송출 다이얼 데이타가 제4도의 각 트렁크에 저장되면 CPU(10)는 (a)과정에서 2ms마다 인터럽트가 걸리도록 하며, 제5도(ㄱ)과정에서 다이얼신호 송출을 위해 모듈메이크타임(MT)과 메이크타임1(MT1)이 동일한지를 비교한다.Therefore, a specific embodiment of the present invention will be described in detail with reference to the above-described third, fourth, and fifth drawings. As shown in FIG. 4, T1-TX and TY designated as the number of trunks need to transmit dial pulses for each trunk. When it is a memory map that can store pulse data (1 for digit 1, 2 for digit 2, etc.), the module make time (hereinafter referred to as "MT") is set in the memory unit 20. The make rate is 2ms. Make time 1 (hereinafter referred to as "MT1") is a value to be reduced to make a make rate, module break time (hereinafter referred to as "BT") is set to break rate / 2ms, and break time 1 (hereinafter referred to as "BT1"). It has a reduction value to make a break rate. That is, the initial value of MT1 is the same as that of MT1, the initial value of BT1 is the same as BT, and MT and BT serve as a reference for the M / B ratio. At the same time as the initial system on, fixed data or programs are transferred from the ROM of the memory unit 20 to the RAM area of the memory 20 when the dial pulse is transmitted. This process is followed by a program for providing dial transmission of the present invention with a common initialization execution following the private exchange. When the outgoing dial data received through the subscriber line is stored in each trunk of FIG. 4, the CPU 10 interrupts every 2ms in the process of (a), and transmits the dial signal in the process of FIG. The module make time MT and the make time 1 MT1 are compared.

이때 동일한 경우 메모리부(40)의 램(RAM)상의 제4도와 같이 맵핑된 각 트렁크에서 "0"이 아닌 트렁크를 찾는다. 상기 "0"가 아닌 트렁크가 있다면 인터페이스회로(30)를 통해 어드레스 변환 가능한 래치회로(40)의 3개의 어드레스 입력단(A, B, C)으로 인가되는 지정신호에 의해 8개 어드레스중 하나가 선택된다. 그리고 트렁크 릴레이스위치(Rys)를 온시킬 신호가 CPU(10)에서 발생되어 인터페이스회로(30)를 통해 래치회로(40)의 어드레스 입력단(A, B, C)으로 입력되는 선택논리에 따라 래치회로(40)의 선택된 어드레스에 제1출력라인(31)의 데이타가 실리도록 래치회로(40)에서 래치된다. 이때 상기 래치회로(40)의 출력단(Q0-Q7)중 하나의 출력이 "하이"로 될때 릴레이드라이버(50)에 입력된다. 상기 릴레이드라이버(50)는 "하이"입력을 "로우"로 변환출력하여 24V가 바이어스되어 릴레이 구동부(60)의 해당릴레이 구동회로(RL1-RLn)를 구동한다. 즉, 릴레이 드라이버(50)으로 부터 "로우"로 입력된 릴레이구동회로(RL1-RLn)중 해당 릴레이만 온된다. 다음(☆)과정에서 메이크타임1(MT1)하나 감소시키게되며, 이때 상기 설정 메이크다임1(MT1)은 하나감소되므로(ㄱ)과정에서 2ms후 다시 체크한다. 이때 모듈메이크타임(MT)과 메이크타임1(MT1)이 같지 않으므로 상기 메이크타임1(MT1)이 "0"이 될때까지 2ms간격으로 1를 감산하여 메이크펄스를 만들고, 만약 상기 메이크타임1(MT1)이 "0"일때(캬)과정에서 모듈브레이크타임(BT)이 브레이크타임1(BT1)과 같은지를 CPU(10)가 체크한다.In this case, a trunk other than "0" is found in each trunk mapped as shown in FIG. 4 on RAM of the memory unit 40. If there is a trunk other than "0", one of eight addresses is selected by a designation signal applied to three address input terminals A, B, and C of the latch circuit 40 which can be converted through the interface circuit 30. do. The latch circuit according to the selection logic inputted to the address input terminals A, B, and C of the latch circuit 40 through the interface circuit 30 is generated by the CPU 10 to turn on the trunk relay switch Rys. The latch circuit 40 is latched so that the data of the first output line 31 is loaded to the selected address of 40. At this time, when the output of one of the output terminals (Q0-Q7) of the latch circuit 40 is "high" is input to the relay driver 50. The relay driver 50 converts and outputs the "high" input to "low" so that the 24V is biased to drive the corresponding relay driving circuits RL1-RLn of the relay driver 60. That is, only the corresponding relay among the relay drive circuits RL1-RLn input from the relay driver 50 as "low" is turned on. In the next (☆) process, one make time 1 (MT1) is decreased, and the set make dime 1 (MT1) is decreased by one, so check again after 2 ms in the process (a). In this case, since the module make time MT and the make time 1 MT1 are not equal to each other, a make pulse is made by subtracting 1 at an interval of 2 ms until the make time 1 MT1 becomes “0”. When c) is "0", the CPU 10 checks whether the module brake time BT is equal to the break time 1 BT1 in the process.

이때 동일한 경우 제4도의 (ㅅ)과정에서 "0"이 아닌 트렁크를 찾아서 래치회로(40)로 해당 트렁크의 릴레이를 오프시키기 위한 데이타를 주면 래치회로(40)에서 해당트렁크를 제어하기 위해 "로우"를 출력한다. 이신호가 릴레이 드라이버(50)를 통과하면 출력단으로 "하이"로 출력되어 릴레이구동부(60)의 릴레이 구동회로(RL1-RLn)로 전류가 흐르지 못하게 되므로 릴레이구동부(60)의 해당 릴레이구동회로(RL1-RLn)가 오프(순차적으로 모든트렁크에 대해 할 수 있다)된다.In this case, in the case of FIG. 4 (g), when a trunk other than “0” is found and data is given to the latch circuit 40 to turn off the relay of the trunk, the latch circuit 40 controls the corresponding trunk. Prints " When this signal passes through the relay driver 50, it is output as "high" to the output terminal so that no current flows to the relay driving circuits RL1-RLn of the relay driving unit 60, so that the corresponding relay driving circuit RL1 of the relay driving unit 60 is carried out. -RLn) is turned off (sequentially for all trunks).

그리고, 상기 써어비스(Service)한 트렁크에 대해 제4도에서 브레이크타임1(BT1)의 내용에서 "1"이 감산하게 되며, 다음 2ms후 즉, (ㅂ)과정에서 모듈브레이크타임(BT)과 브레이크타임1(BT1)이 같지 않으므로 (ㅈ)과정에서 브레이크타임1(BT1)이 "0"인지를 체크한다. 상기(ㅈ)과정에서 "0"이 아닐때는 2ms마다1를 감산하여 브레이크를 만들고, 상기 브레이크타임1(BT1)이 "0"일때 다시(ㅋ)과정에서 MT-MT1로 하고 BT-BT1로 전송하여 제4도(ㅎ)과정에서 트렁크1(T1)에서 내용이 "0"이 아닌것을 하나 감소시킨다.Then, "1" is subtracted from the contents of the break time 1 BT1 in FIG. 4 for the serviced trunk, and after 2 ms, i.e., the module break time BT and the brake in the process of (iii). Since the time 1 (BT1) is not the same, it is checked whether the break time 1 (BT1) is "0" in step (b). If it is not "0" in the above process, the brake is made by subtracting 1 every 2ms, and when the break time 1 (BT1) is "0", the MT-MT1 is transmitted in the process again and sent to BT-BT1. In the process of FIG. 4 (ㅎ), the contents of trunk 1 (T1) are reduced to one that is not "0".

따라서 상술한 (ㄱ)-(ㅎ)과정이 계속 수행될때 다이얼펄스를 송출할 트렁크에 대해 항상 써어비스를 제공하게 된다. 즉, 100ms주기로 M/B율에 맞추어 릴레이를 온/오프시킬수 있도록 다이얼펄스를 만들고, 그리고 상기 발생된 다이얼펄스를 송출해야 하는 모든국선에 대해 100ms주기로 온/오프 시킨다.Therefore, when the above-mentioned (a)-(ㅎ) process is continuously performed, the service is always provided for the trunk to which the dial pulse is to be sent. That is, the dial pulses are made to turn on / off the relay according to the M / B rate at 100 ms periods, and turn on / off at 100 ms periods for all trunk lines which should transmit the generated dial pulses.

따라서 하드웨어적인 다이얼펄스송출 방법이 아니고, 소프트웨어적인 방법으로 다이얼펄스 송출이 가능함을 알수있다.Therefore, it can be seen that dial pulse transmission is possible by software method, not hardware dial pulse transmission method.

상술한 바와같이 소프트웨어적으로 다이얼펄스를 송출하도록 제어하는 모듈을 삽입하므로 다이얼펄스를 만드는 하드웨어 소자들이 줄어들게 되며, 소자불량에 대하여 테스트가 용이하므로 통신 스템의 신뢰성을 향상 시키는 장점과 생산공정 및 회로 단순화로 원가절감 할 수 있는 이점이 있다.As described above, by inserting a module for controlling dial pulses by software, hardware components that make dial pulses are reduced, and the test for device defects is easy, so the reliability of the communication system is improved, and production processes and circuits are simplified. This has the advantage of reducing cost.

Claims (2)

입력하는 다이얼펄스 데이타와 프로그램을 처리하여 그에따른 제어 및 데이타 신호를 출력하는 CPU(10)와, 다이얼펄스 송출에 따른 프로그램의 고정데이타와 랜덤으로 처리할 데이타가 저장되는 메모리부(20)와, 상기 CPU(10)와 메모리부(20)에서 출력된 데이타가 다이얼펄스 송출단으로 원활히 출력될 수 있도록 하는 인터페이스회로(30)와, 릴레이가 온/오프되어 M/B/율에 따라 다이얼펄스가 발생되는 릴레이 구동부(60)를 구비한 다이얼펄스 송출회로에 있어서, 상기 인터페이스회로(30)의 출력단과 연결되어 이를통해 출력된 데이타를 래치하는 래치회로(40)와, 상기 래치회로(40)의 출력단(Q0-Q5)과 연결되어 상기 출력단(Q0-Q5)의 출력신호를 라인드라이버하여 다이얼펄스의 메이크/브레이크의 발생을 위한 상기 릴레이구동부(60)의 온/오프 구동신호를 출력하는 릴레이 드라이버(50)로 구성됨을 특징으로 하는 사설교환기의 다이얼펄스 송출회로.A CPU 10 for processing the input dial pulse data and a program and outputting control and data signals according to the same; a memory unit 20 for storing fixed data of the program and data to be randomly processed according to the dial pulse transmission; The interface circuit 30 allows the data output from the CPU 10 and the memory unit 20 to be smoothly output to the dial pulse sending end, and the relay is turned on / off so that the dial pulses are generated according to the M / B / rate. A dial pulse transmitting circuit having a relay driver 60 generated therein, the latch circuit 40 being connected to an output terminal of the interface circuit 30 to latch data output therethrough, and the latch circuit 40 of the latch circuit 40. It is connected to the output terminal (Q0-Q5) for outputting the output signal of the output terminal (Q0-Q5) to output the on / off drive signal of the relay driver 60 for the make / break of the dial pulse Dial pulse transmission circuit of the private exchange, characterized in that consisting of a relay driver (50). 사설교환기의 다이얼펄스 송출 방법에 있어서, 상기 사설교환기의 다이얼 송출을 위해 2ms주기로 체크하여 각 트렁크로 송출할 다이얼펄스 데이타가 있을시 송출플렉세팅 상태에서 메이크타임1(MT1)을 모듈메이크타임(MT)와 비교하여 같으면 메이크를 발생하고 다은카운팅하는 제1단계와, 각 트렁크로 송출할 다이얼펄스 데이타에 따라 송출플렉시 브레이크타임1(BT1)을 모듈브레이크타임(BT)와 비교하여 같으면 브레이크를 발생하고 다운카운팅하는 제2단계와, 상기 제1,2단계에서 각 트렁크로 송출할 다이얼펄스를 모두 송출했을시 다음 다이얼 펄스 송출을 위해 모듈메이크타임(MT)/모듈브레이크타임(BT)을 메이크타임1(MT1)/브레이크타임1(BT1)발생영역으로 전송하여 메이크/브레이크를 조절하는 제3단계로 이루어짐을 특징으로 하는 방법.In the dial pulse transmission method of the private exchange, the make-time 1 (MT1) is set to the module make-time (MT1) in the transmission flexing state when there is dial pulse data to be transmitted to each trunk by checking the interval of 2 ms for dial transmission of the private exchange. Is equal to the first step of generating a make and counting the same, and according to the dial pulse data to be sent to each trunk, comparing the output flexure break time 1 (BT1) with the module break time BT to generate a brake. In the second step of counting down and in the first and second steps, when both dial pulses to be transmitted to each trunk are transmitted, module make time (MT) / module break time (BT) is made for the next dial pulse transmission. (MT1) / brake time 1 (BT1) transmitting to the generating area, characterized in that the third step of adjusting the make / brake.
KR1019860005282A 1986-06-30 1986-06-30 Dial pulse transmitting method and circuit KR890003766B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860005282A KR890003766B1 (en) 1986-06-30 1986-06-30 Dial pulse transmitting method and circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860005282A KR890003766B1 (en) 1986-06-30 1986-06-30 Dial pulse transmitting method and circuit

Publications (2)

Publication Number Publication Date
KR880001133A KR880001133A (en) 1988-03-31
KR890003766B1 true KR890003766B1 (en) 1989-10-04

Family

ID=19250839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860005282A KR890003766B1 (en) 1986-06-30 1986-06-30 Dial pulse transmitting method and circuit

Country Status (1)

Country Link
KR (1) KR890003766B1 (en)

Also Published As

Publication number Publication date
KR880001133A (en) 1988-03-31

Similar Documents

Publication Publication Date Title
KR900009195B1 (en) Optical fiber data link system
US4733348A (en) Virtual-memory multiprocessor system for parallel purge operation
KR830008577A (en) Modul transmission system
CA2008669A1 (en) Multiple mode memory module
KR890003766B1 (en) Dial pulse transmitting method and circuit
US4604620A (en) Information transmission system
US5767694A (en) Information processing apparatus with a mode setting circuit
US7065621B2 (en) System and method for implementing a hidden address in a communication module
US3942152A (en) Verification arrangement
EP0131450B1 (en) Automotive multiplex system
EP0232315A1 (en) Asynchronous addressable electronic key telephone system
KR890004180B1 (en) Computer input multiplexer
US4627059A (en) Circuit arrangement for telecommunications systems, particularly telephone switching systems, having data protection by way of parity bits
US4602325A (en) Programmable controller
KR0133866B1 (en) Semiconductor circuit for telephone
GB2128786A (en) Apparatus for controlling production of speech or text
KR100258354B1 (en) Switch control apparatus for small capacity atm exchanger
US4580264A (en) Arrangement for transmitting check characters to connector elements of a tester
KR100315904B1 (en) Circuit of Preventing Error Operation of the Tone Sender Logic
US4788567A (en) Output information system for an interchangeable lens
JP3770296B2 (en) Network terminal equipment
KR960003973B1 (en) Register device for electronic switching system
KR940008860B1 (en) Key scanning method
SU1315990A1 (en) Communication device for computer system
KR900006548B1 (en) Method of and circuit for sharing parallel data

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050921

Year of fee payment: 17

EXPY Expiration of term