JP3770296B2 - Network terminal equipment - Google Patents
Network terminal equipment Download PDFInfo
- Publication number
- JP3770296B2 JP3770296B2 JP23740298A JP23740298A JP3770296B2 JP 3770296 B2 JP3770296 B2 JP 3770296B2 JP 23740298 A JP23740298 A JP 23740298A JP 23740298 A JP23740298 A JP 23740298A JP 3770296 B2 JP3770296 B2 JP 3770296B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- input
- master
- terminal
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、工場等に敷設される情報伝送ネットワークの最下層に接続されて、スイッチ、ランプ表示などを1点単位で制御する端末装置に関する。
【0002】
【従来の技術】
従来、工場等に敷設される情報伝送ネットワークの1種に、各端末を2本のケーブルからなるバスに並列接続(マルチドロップ形)して、ポーリング・セレクティング方式により、端末間の通信制御をするものがある。
図8はその構成を示すものであり、上位装置5の下位側にマスタ1が接続されており、マスタ1と電源2および複数の端末3が芯線2本の伝送ケーブル4により接続されている。各端末3にはそれぞれアドレスが1つずつ割り当てられている。
【0003】
図9は、図8の端末3の構成を示す図であり、端末制御器10にアドレスメモリ12が接続されており、そこには割り当てられたアドレスが書き込まれている。この端末3は、それぞれ4点の入出力端子13を有しており、4ビットのデータの入出力処理がなされる。これらの端末3は、一般には、工場の製造現場等で使用され、例えばスイッチのON/OFF、ランプの点滅等のビット単位の信号の制御に利用される。
【0004】
【発明が解決しようとする課題】
しかしながら、上述した構成の端末3は、4点の入出力端子13しか備えていないため、データ表示、印刷等のためにそれよりも多量のデータを取扱いたい場合には、複数個の端末3を使用してビット数を増やさなければならず、コストが増大するという課題があった。
【0005】
【課題を解決するための手段】
そこで上記課題を解決するために、請求項1に係る発明は、2線のケーブルによりマルチドロップ形に接続されるとともにポーリング・セレクティング方式により通信制御されるネットワークに接続される端末装置であって、
この端末装置は、
自端末に割り付けられたM(Mは2以上の整数)個のアドレスを記憶しておくアドレスメモリと、
一のアドレス毎にN(Nは2以上の整数)個を一単位として割り当てられたN×M個の入出力端子と、
マスタから送られてきたアドレスが前記アドレスメモリに記憶されているM個のアドレスのいずれかに一致する場合に自端末宛であると判別し、マスタからのポーリングに応じて該当アドレスに対応するN個の入力用の入出力端子に入力されている信号値をマスタへシリアル伝送し、または/およびマスタからのセレクティングによりシリアル伝送されてきたデータを該当アドレスに対応するN個の出力用の入出力端子へ出力する制御部と、
を備えたことを特徴とする。
【0006】
請求項2の発明は、2線のケーブルによりマルチドロップ形に接続されるとともにポーリング・セレクティング方式により通信制御されるネットワークに接続される端末装置であって、
この端末装置は、
アドレスの割付数S(Sは2以上の整数)を設定する数値設定回路と、
自端末に割り付けられたS個のアドレスを記憶しておくアドレスメモリと、
一のアドレス毎にN(Nは2以上の整数)個を一単位として割り当てられたN×S個の入出力端子と、
マスタから送られてきたアドレスが前記アドレスメモリに記憶されているアドレスを先頭にした連続する割付数Sの範囲のアドレスのいずれかに一致する場合に自端末宛であると判別し、マスタからのポーリングに応じて該当アドレスに対応するN個の入力用の入出力端子に入力されている信号値をマスタへシリアル伝送し、または/およびマスタからのセレクティングによりシリアル伝送されてきたデータを該当アドレスに対応するN個の出力用の入出力端子へ出力する制御部と、
を備えたことを特徴とする。
【0007】
請求項3の発明は、2線のケーブルによりマルチドロップ形に接続されるとともにポーリング・セレクティング方式により通信制御されるネットワークに接続される端末装置であって、
この端末装置は、
モード設定スイッチの開閉信号により全アドレスを割付けるモードに切り換えるモード設定手段と、
自端末に割り付けられたアドレスを記憶しておくアドレスメモリと、
N(Nは2以上の整数)×(全アドレス数)個の入出力端子と、
全アドレスを割付けるモードが設定されている状態で、マスタから送られてきた全てのアドレスを自端末宛であると判別し、マスタからのポーリングに応じて全アドレスに対応する入出力端子に入力されている信号値をマスタへシリアル伝送し、または/およびマスタからのセレクティングによりシリアル伝送されてきたデータを全アドレスに対応する入出力端子へ出力する制御部と、
を備えたことを特徴とする。
【0008】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
図1は請求項1の発明に係る端末装置の構成を示すブロック図であり、この端末装置は、図8に示したネットワークに接続される端末3に相当する。図1において、10は制御器であり、1対の分岐ライン11を介して、伝送ケーブル4に並列に接続されている。制御器10に接続されているアドレスメモリ12には、M(Mは2以上の整数)個のアドレスが記憶されている。また、制御器10には、アドレス選択線14と4本のデータ線18を介して入出力データ処理部15が接続されており、さらに入出力データ処理部15には、複数の入出力端子13が接続されている。通常、この入出力端子13の数は、4×M個とし、入出力端子13は4個単位で各アドレスに対応する。
【0009】
この端末装置では、分岐ライン11から取り込まれた信号が制御器10により受信され、まず最初にアドレスの照合が行われる。具体的には、マスタからのアドレス呼び出しに応じて、自身のアドレスメモリ12に設定されているM個のアドレスとの一致を判定し、そのうちのいずれかのアドレスと一致すると、入出力データ処理部15が、ポーリングの場合はそのアドレスに対応する入出力端子13に入力されているデータをそのアドレスに続くタイミングでマスタへ送信する。
【0010】
セレクティングの場合は、アドレスに続いて送られてきたデータをそのアドレスに対応する入出力端子13に出力する。入出力データ処理部15が、この動作を繰り返すことにより自身のアドレスメモリ12に設定されたアドレスの個数Mと同数の端末分のデータすなわち4×Mビットのデータの入出力が実行される。
【0011】
図2は請求項2の発明に係る端末装置の構成を示すブロック図であり、この端末装置は、図8に示したネットワークに接続される端末3に相当する。図2において、10は制御器であり、1対の分岐ライン11を介して、伝送ケーブル4に並列に接続されている。制御器10に接続されているアドレスメモリ12には、1個のアドレスが記憶されている。また、制御器10には、アドレス選択線14と4本のデータ線18を介して入出力データ処理部15が接続されている。
【0012】
また、制御器10には、数値設定回路を構成する複数のスイッチ16が接続されており、これらスイッチ16の開閉の組み合わせで、アドレスの割付数S(Sは2以上の整数)が設定される。この割付数Sが、この端末装置に割り付けられるアドレスの個数をあらわし、具体的には、アドレスメモリ12に記憶されたアドレスを先頭にした連続するS個のアドレスとなる。
また、入出力データ処理部15には、4×S個の入出力端子13が接続されている。これら入出力端子13は4個単位で各アドレスに対応する。
なお、アドレスの割付数Sの設定は、スイッチ16を用いずに、予めメモリに割付数Sを記憶させておく構成とすることも可能である。
【0013】
この端末装置では、分岐ライン11から取り込まれた信号が制御器10により受信され、まず最初にアドレスの照合が行われる。具体的には、マスタからのアドレス呼び出しに応じて、自身のアドレスメモリ12に設定されたアドレスを先頭としたS個の連続アドレスと一致するか否かを判定し、そのうちのいずれかのアドレスと一致すると、入出力データ処理部15が、ポーリングの場合はそのアドレスに対応する入出力端子13に入力されているデータをそのアドレスに続くタイミングでマスタへ送信する。
【0014】
セレクティングの場合は、データに続いて送られてきたデータをそのアドレスに対応する入出力端子13に出力する。入出力データ処理部15が、この動作を繰り返すことにより自身のアドレスメモリ12に設定されたアドレスを先頭としたS個の連続アドレスに対応する端末分のデータすなわち4×Sビットのデータの入出力が実行される。
【0015】
図3は図1の実施形態の動作を示し、図の上段の軸は、ネットワーク上でのマスタ1と端末3間のデータの送信と応答のタイミングを示し、マスタ1から定期的に指令30が送信され、その後に端末3から応答31が送信される。
下段はアドレスメモリ12に「アドレス10」が記憶されかつスイッチ16の設定数が「3」である端末装置におけるデータの入出力の関係を示し、図ではマスタ1からアドレスを順に代えて指令30が送信されると、照合期間32においてそのアドレスを照合するが、最初の指令30はアドレス9を指定しているため、照合の結果、不一致となる。
【0016】
次の指令30はアドレス10を指定しているため、照合の結果、一致するので、次のデータ受信期間33でマスタからのデータを受信し、さらにその後の応答データ出力期間34でマスタへデータを送信する。次のアドレス11、アドレス12を指定した指令30までは、同様に照合が一致し、データ受信とデータ送信を実行する。次のアドレス13はアドレス不一致でデータの送受信は行われない。
【0017】
図4は請求項3の発明に係る端末装置の構成を示すブロック図であり、この端末装置は、図8に示したネットワークに接続される端末3に相当する。図4において、10は制御器であり、1対の分岐ライン11を介して、伝送ケーブル4に並列に接続されている。制御器10には全アドレス設定モードを切換えるためのモード設定スイッチ17が接続されている。また、制御器10には、アドレス選択線14と4本のデータ線18を介して入出力データ処理部15が接続されており、さらに入出力データ処理部15には、複数の入出力端子13が接続されている。通常、この入出力端子13の数は、4×(全アドレス数)個とし、入出力端子13は4個単位で各アドレスに対応する。
【0018】
この端末装置では、スイッチ17が閉じられると全アドレス設定モードとなり、マスタから送信された全アドレスを自端末宛として、データ送受信処理を実行する。なおこのスイッチ17が開かれると通常のモードとなり、従来例で説明したように指定された単一のアドレスにのみ応答してデータ送受信処理を実行する。
【0019】
図5は図4の実施形態の動作を示し、図の上段の軸は、ネットワーク上でのマスタ1と端末3の間のデータの送信と応答のタイミングを示し、マスタ1から定期的に指令30が送信され、その後に端末3から応答31が送信される。
中段はスイッチ17が閉じられて全アドレス設定モードが設定された端末装置におけるデータの入出力の関係を示し、図ではマスタ1からアドレスを順に代えて指令30が送信されると、照合期間32においてそのアドレスを照合する。
【0020】
ここでは、全アドレス設定モードであるため、照合結果は常に一致となり、次のデータ受信期間33でマスタ1からのデータを受信し、さらのその後の応答データ出力期間34でマスタ1へデータを送信する。次に下段で示されるタイミング35でアドレスが更新され、マスタ1からは次のアドレスが送信される。以後、全てのアドレスについても同様に、自端末宛と判別されてデータ送受信の処理が実行される。
【0021】
図6は、上述した各実施形態の入出力データ処理部15およびその出力部の構成の具体例を示し、入出力データ処理部15はラッチ24a〜24dと、それらの動作タイミングを制御するアドレスデコーダ25とから構成される。制御器10から複数の端末分のデータが順次入力されてくると、それらは各端末に対応するラッチ24a〜24dに保持される。
【0022】
ラッチ24a、24bに保持されたデータは、外部に設けられた表示用ドライバー20a,20bに送られて7セグメント表示素子からなる表示器21a,21bにその値が表示される。ラッチ24cに保持されたデータはデータ信号22として外部へ出力される。同じく、ラッチ24dに保持されたデータはデータストローブ信号23に変換されて外部へ出力される。
図7は、図6で外部出力されるデータ信号22と、データストローブ信号23の出力タイミングを示す。
【0023】
これらの実施形態では、複数個のアドレスが設定された端末3が、図6に示すように送受信データをアドレス毎に管理して配置し、表示、並列データ出力等の利用目的に応じて信号処理する。この制御を実現するための回路は単純なロジック回路、CPU、ゲートアレー等を用途に応じて選択して構成することができる。
また、端末装置の入出力点数を増大させる場合は、すべての信号をデータとして取り扱うのではなく、表示用のデータ以外に多桁表示での表示桁制御、表示モードの切り替え(点滅、複数データの切り替え表示、小数点制御など)制御信号にも利用できる。
【0024】
また、同様にプリンタ用のパラレルデータ+データストローブ信号を作成することにより、プリンタへの印字出力等も可能になる。
この他、多点入力にも利用できる。マトリックス状のスイッチボードの状態読み込み、多点数の表示出力に対してその各々に対するACK応答としても活用できる。
さらに、端末から入出力される受信4ビットデータと、それに同期して得られるアドレス情報を入力し、その信号を内部記憶素子に蓄え、このデータをべースにしてデータを加工することで、多点入出力端末として利用できる。
【0025】
また、伝送ケーブル4からなるバス上に全アドレスを割り付けた1台だけの端末を配置することにより、上記機能を実現する他に、伝送ケーブル4を経由して、全端末分のデータを遠方まで伝送する場合にも利用できる。
なお、上述した各実施形態では、1つのアドレスが対応する1つの端末装置の入出力端子数Nを4としたが、当然4以外の端子数にして構成することも可能である。
【0026】
【発明の効果】
以上述べたように本発明によれば、1個の端末装置であっても、複数アドレスまたは全アドレスを自端末装置宛として、ポーリング・セレクティングされることで、大量のデータの入出力が可能になる。その結果、設置される端末装置の数が削減されて安価にネットワークシステムを構成することが可能になる。
【図面の簡単な説明】
【図1】請求項1の発明の実施形態の構成を示すブロック図である。
【図2】請求項2の発明の実施形態の構成を示すブロック図である。
【図3】図2の実施形態の動作を示すタイミング図である。
【図4】請求項3の発明の実施形態の構成を示すブロック図である。
【図5】図4の実施形態の動作を示すタイミング図である。
【図6】各実施形態の入出力データ処理部およびその出力部の構成を示す図である。
【図7】図6の出力部からの出力例を示すタイミング図である。
【図8】本発明が適用されるネットワークの構成を示す図である。
【図9】従来例を示す図である。
【符号の説明】
1 マスタ
2 電源
3 端末
4 伝送ケーブル
5 上位装置
10 端末制御器
11 分岐ライン
12 アドレスメモリ
13 入出力端子
14 アドレス選択線
15 入出力データ処理部
16,17 スイッチ
18 データ線
20a,20b 表示用ドライバー
21a,21b 表示器
22 データ信号
23 データストローブ信号
24a〜24d ラッチ
25 アドレスデコーダ
30 指令
31 応答
32 照合期間
33 データ受信期間
34 応答データ出力期間[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a terminal device that is connected to the lowest layer of an information transmission network laid in a factory or the like and controls a switch, a lamp display, and the like in units of one point.
[0002]
[Prior art]
Conventionally, one type of information transmission network laid in factories, etc., each terminal is connected in parallel to a bus consisting of two cables (multi-drop type), and communication control between terminals is performed using a polling / selecting method. There is something to do.
FIG. 8 shows the configuration, in which the
[0003]
FIG. 9 is a diagram showing the configuration of the
[0004]
[Problems to be solved by the invention]
However, since the
[0005]
[Means for Solving the Problems]
To solve the above problems, the invention according to
This terminal device
An address memory for storing M addresses (M is an integer of 2 or more) assigned to the terminal ;
And N × M pieces of the input and output terminals assigned as N (N is an integer not smaller than 2) one unit for every one address,
When the address sent from the master matches any of the M addresses stored in the address memory, it is determined that the address is for the own terminal, and N corresponding to the address is determined according to polling from the master. a signal value input to the input and output terminals for inputs and serial transmission to the master, or / and by selecting operation from the master input and for the N output corresponding data it has been serially transmitted to the corresponding address A control unit that outputs to the power terminal ;
The features and kite provided.
[0006]
A second aspect of the present invention, a connected Ru terminal device to a network communicated controlled by polling selecting system is connected to a multi-drop shaped by two-wire cable,
This terminal device
A numerical value setting circuit for setting an address allocation number S (S is an integer of 2 or more);
An address memory for storing S addresses assigned to the terminal ;
N × S input / output terminals assigned with N (N is an integer of 2 or more) as one unit for each address;
If the address sent from the master matches one of the addresses in the range of consecutive allocation numbers S starting from the address stored in the address memory, it is determined that the address is sent to the own terminal , corresponding address data that has been serially transmitted by the selecting from a signal value input to the input and output terminals for N inputs corresponding to the relevant address and serially transmitted to the master and / or master, in response to the polling a controller for outputting to the input and output terminals for the N output corresponding to,
The features and kite provided.
[0007]
A third aspect of the present invention, a connected Ru terminal device to a network communicated controlled by polling selecting system is connected to a multi-drop shaped by two-wire cable,
This terminal device
Mode setting means for switching to a mode in which all addresses are assigned by an open / close signal of a mode setting switch;
An address memory for storing the address assigned to the terminal ;
N (N is an integer of 2 or more) × (total number of addresses) I / O terminals ,
In a state where the mode assigning the entire address has been set, the input to the input and output terminals of all address sent from the master determines that the addressed to its own terminal, corresponding to all the addresses in response to the polling from the master and a control unit which is being output a signal value serially transmitted to the master, or / and the data that has been serially transmitted by the selecting from the master to the input and output terminals corresponding to all addresses,
The features and kite provided.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing the configuration of a terminal device according to the invention of
[0009]
In this terminal device, a signal fetched from the
[0010]
In the case of selecting, the data sent following the address is output to the input /
[0011]
FIG. 2 is a block diagram showing the configuration of the terminal device according to the invention of
[0012]
The
The input / output
The address assignment number S can be set in advance by storing the assignment number S in a memory without using the switch 16.
[0013]
In this terminal device, a signal fetched from the
[0014]
In the case of selecting, the data sent following the data is output to the input /
[0015]
FIG. 3 shows the operation of the embodiment of FIG. 1, and the upper axis of the figure shows the timing of data transmission and response between the
The lower row shows the input / output relationship of data in the terminal device in which “address 10” is stored in the
[0016]
Since the
[0017]
FIG. 4 is a block diagram showing the configuration of a terminal device according to the invention of
[0018]
In this terminal device, when the switch 17 is closed, the entire address setting mode is set, and data transmission / reception processing is executed with all addresses transmitted from the master addressed to the own terminal. When the switch 17 is opened, a normal mode is set, and data transmission / reception processing is executed in response to only a single address designated as described in the conventional example.
[0019]
FIG. 5 shows the operation of the embodiment of FIG. 4, and the upper axis of the figure shows the timing of data transmission and response between the
The middle row shows the input / output relationship of data in the terminal device in which the switch 17 is closed and the all address setting mode is set. In the figure, when a
[0020]
Here, since all addresses are set, the collation result is always the same, the data from the
[0021]
FIG. 6 shows a specific example of the configuration of the input / output
[0022]
The data held in the latches 24a and 24b is sent to display drivers 20a and 20b provided outside, and the values are displayed on the display devices 21a and 21b formed of 7-segment display elements. The data held in the latch 24c is output to the outside as the data signal 22. Similarly, the data held in the latch 24d is converted into a
FIG. 7 shows the output timing of the data signal 22 and the
[0023]
In these embodiments, the
In addition, when increasing the number of input / output points of a terminal device, not all signals are handled as data. In addition to display data, display digit control in multi-digit display, display mode switching (flashing, multiple data It can also be used for control signals (switching display, decimal point control, etc.).
[0024]
Similarly, by generating parallel data + data strobe signal for the printer, it is possible to output to the printer.
In addition, it can be used for multipoint input. It can also be used as an ACK response to each of the matrix switch board status reading and multi-point display output.
Furthermore, by receiving the received 4-bit data input / output from the terminal and the address information obtained in synchronization therewith, storing the signal in the internal storage element, and processing the data based on this data, It can be used as a multi-point input / output terminal.
[0025]
In addition to realizing the above function by arranging only one terminal with all addresses assigned on the bus consisting of the
In each of the above-described embodiments, the number N of input / output terminals of one terminal device corresponding to one address is four, but it is naturally possible to configure the number of terminals other than four.
[0026]
【The invention's effect】
As described above, according to the present invention, even a single terminal device can input and output a large amount of data by polling and selecting multiple addresses or all addresses addressed to the terminal device itself. become. As a result, the number of terminal devices to be installed can be reduced and a network system can be configured at low cost.
[Brief description of the drawings]
FIG. 1 is a block diagram showing the configuration of an embodiment of the invention of
FIG. 2 is a block diagram showing a configuration of an embodiment of the invention of
FIG. 3 is a timing diagram illustrating the operation of the embodiment of FIG.
FIG. 4 is a block diagram showing a configuration of an embodiment of the invention of
FIG. 5 is a timing diagram illustrating the operation of the embodiment of FIG. 4;
FIG. 6 is a diagram illustrating a configuration of an input / output data processing unit and an output unit thereof according to each embodiment.
7 is a timing chart showing an example of output from the output unit of FIG. 6. FIG.
FIG. 8 is a diagram showing a configuration of a network to which the present invention is applied.
FIG. 9 is a diagram showing a conventional example.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
この端末装置は、
自端末に割り付けられたM(Mは2以上の整数)個のアドレスを記憶しておくアドレスメモリと、
一のアドレス毎にN(Nは2以上の整数)個を一単位として割り当てられたN×M個の入出力端子と、
マスタから送られてきたアドレスが前記アドレスメモリに記憶されているM個のアドレスのいずれかに一致する場合に自端末宛であると判別し、マスタからのポーリングに応じて該当アドレスに対応するN個の入力用の入出力端子に入力されている信号値をマスタへシリアル伝送し、または/およびマスタからのセレクティングによりシリアル伝送されてきたデータを該当アドレスに対応するN個の出力用の入出力端子へ出力する制御部と、
を備えたことを特徴とするネットワークの端末装置。Is connected to a multi-drop shaped by two-wire cable to a connected Ru terminal device to a network communicated controlled by polling selecting system,
This terminal device
An address memory for storing M addresses (M is an integer of 2 or more) assigned to the terminal;
And N × M pieces of the input and output terminals assigned as N (N is an integer not smaller than 2) one unit for every one address,
When the address sent from the master matches any of the M addresses stored in the address memory, it is determined that the address is for the own terminal, and N corresponding to the address is determined according to polling from the master. a signal value input to the input and output terminals for inputs and serial transmission to the master, or / and by selecting operation from the master input and for the N output corresponding data it has been serially transmitted to the corresponding address A control unit that outputs to the power terminal;
Network terminal device comprising a kite comprising a.
この端末装置は、
アドレスの割付数S(Sは2以上の整数)を設定する数値設定回路と、
自端末に割り付けられたS個のアドレスを記憶しておくアドレスメモリと、
一のアドレス毎にN(Nは2以上の整数)個を一単位として割り当てられたN×S個の入出力端子と、
マスタから送られてきたアドレスが前記アドレスメモリに記憶されているアドレスを先頭にした連続する割付数Sの範囲のアドレスのいずれかに一致する場合に自端末宛であると判別し、マスタからのポーリングに応じて該当アドレスに対応するN個の入力用の入出力端子に入力されている信号値をマスタへシリアル伝送し、または/およびマスタからのセレクティングによりシリアル伝送されてきたデータを該当アドレスに対応するN個の出力用の入出力端子へ出力する制御部と、
を備えたことを特徴とするネットワークの端末装置。Is connected to a multi-drop shaped by two-wire cable to a connected Ru terminal device to a network communicated controlled by polling selecting system,
This terminal device
A numerical value setting circuit for setting an address allocation number S (S is an integer of 2 or more);
An address memory for storing S addresses assigned to the terminal;
N × S input / output terminals assigned with N (N is an integer of 2 or more) as one unit for each address;
It determined to be addressed to its own terminal if the address transmitted from the master matches one of the addresses in the range of the allocation number S of successive to the top address stored in the address memory, from the master corresponding address data that has been serially transmitted by the selecting from a signal value input to the input and output terminals for N inputs corresponding to the relevant address and serially transmitted to the master and / or master, in response to the polling a controller for outputting to the input and output terminals for the N output corresponding to,
Network terminal device comprising a kite comprising a.
この端末装置は、
モード設定スイッチの開閉信号により全アドレスを割付けるモードに切り換えるモード設定手段と、
自端末に割り付けられたアドレスを記憶しておくアドレスメモリと、
N(Nは2以上の整数)×(全アドレス数)個の入出力端子と、
全アドレスを割付けるモードが設定されている状態で、マスタから送られてきた全てのアドレスを自端末宛であると判別し、マスタからのポーリングに応じて全アドレスに対応する入出力端子に入力されている信号値をマスタへシリアル伝送し、または/およびマスタからのセレクティングによりシリアル伝送されてきたデータを全アドレスに対応する入出力端子へ出力する制御部と、
を備えたことを特徴とするネットワークの端末装置。Is connected to a multi-drop shaped by two-wire cable to a connected Ru terminal device to a network communicated controlled by polling selecting system,
This terminal device
Mode setting means for switching to a mode in which all addresses are assigned by an open / close signal of a mode setting switch;
An address memory for storing the address assigned to the terminal;
N (N is an integer of 2 or more) × (total number of addresses) I / O terminals,
In a state where the mode assigning the entire address has been set, the input to the input and output terminals of all address sent from the master determines that the addressed to its own terminal, corresponding to all the addresses in response to the polling from the master and a control unit which is being output a signal value serially transmitted to the master, or / and the data that has been serially transmitted by the selecting from the master to the input and output terminals corresponding to all addresses,
Network terminal device comprising a kite comprising a.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23740298A JP3770296B2 (en) | 1998-08-24 | 1998-08-24 | Network terminal equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23740298A JP3770296B2 (en) | 1998-08-24 | 1998-08-24 | Network terminal equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000069056A JP2000069056A (en) | 2000-03-03 |
JP3770296B2 true JP3770296B2 (en) | 2006-04-26 |
Family
ID=17014870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23740298A Expired - Fee Related JP3770296B2 (en) | 1998-08-24 | 1998-08-24 | Network terminal equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3770296B2 (en) |
-
1998
- 1998-08-24 JP JP23740298A patent/JP3770296B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000069056A (en) | 2000-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5321845A (en) | Single-chip microcomputer including non-volatile memory elements | |
US4792731A (en) | Multi-room controlled for individual light controls | |
KR960704274A (en) | MEMORY DEVICE WITH SWITCHING OF DATE STREAM MODES | |
EP0306962B1 (en) | Single-chip microcomputer | |
JP2002368766A (en) | Wire harness system | |
JPS6025399A (en) | Peripheral control system for switching system of digital signal and peripheral control system for switching system | |
US5596578A (en) | Time division multiplexing data transfer system for digital audio data distribution | |
JPS6130307B2 (en) | ||
JP3770296B2 (en) | Network terminal equipment | |
US20020075272A1 (en) | Display control device and mobile electronic apparatus | |
CN102098837B (en) | Lighting control system | |
US4602325A (en) | Programmable controller | |
KR19990023884A (en) | Semiconductor logic circuit device capable of circuit switching without being affected by transient effects | |
US20220188254A1 (en) | Methods for identifying target slave address for serial communication interface | |
CN210324176U (en) | Memory chip and integrated circuit | |
JPS5914238B2 (en) | lighting control device | |
KR890003766B1 (en) | Dial pulse transmitting method and circuit | |
JPH0628296A (en) | Method and device for selecting and outputting information | |
JPH03136157A (en) | Address setting device | |
JPH10222454A (en) | Unit identification device | |
JPS6047664B2 (en) | information processing equipment | |
CA2286598A1 (en) | Multiplex extender for discrete i/o devices on a time division network | |
JPH05289717A (en) | Input/output controller | |
JPH08320780A (en) | Random number generating device | |
JPH0556483A (en) | 2-wire type signal transmitter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |